ZHCSQ63 may 2023 LMK04368-EP
PRODUCTION DATA
這些寄存器可設(shè)置器件時鐘的半步進、SYSREF 輸出多路復(fù)用器、SYSREF 時鐘數(shù)字延遲和半步進。
| 位 | 名稱 | POR 默認值 | 說明 | |
|---|---|---|---|---|
| 7:6 | 不適用 | 0 | 保留 | |
| 5 | CLKoutY_SRC_MUX | 0 | 選擇 CLKOUTx 時鐘源。時鐘源也必須上電。 0：器件時鐘 1：SYSREF |
|
| 4 | SCLKX_Y_PD | 1 | 將 SYSREF 時鐘輸出電路斷電。 0：啟用 SYSREF 1：將時鐘對的 SYSREF 路徑斷電。 |
|
| 3:2 | SCLKX_Y_DIS_MODE | 0 | 為 SYSREF 控制的時鐘輸出設(shè)置禁用模式。當 SYSREF_GBL_PD = 1 時，某些情況下將置為有效。 | |
| 字段值 | 禁用模式 | |||
| 0 (0x00) | 在正常運行狀態(tài)下有效 | |||
| 1 (0x01) | 如果 SYSREF_GBL_PD = 1，則輸出為邏輯低電平，否則為有效。 | |||
| 2 (0x02) | 如果 SYSREF_GBL_PD=1，則對于奇數(shù)時鐘通道，輸出為 Vcm 標稱電壓(1)，而對于偶數(shù)時鐘通道，輸出則為 Vcm 低電壓。否則，輸出有效。 | |||
| 3 (0x03) | 輸出為 Vcm 標稱電壓(1) | |||
| 1 | SCLKX_Y_POL | 0 | 使用 CLKoutX_MUX 或 CLKoutY_MUX 選擇 SYSREF 時鐘輸出時，設(shè)置 SCLKX_Y 上的時鐘極性。 0：正常 1：反轉(zhuǎn) |
|
| 0 | SCLKX_Y_HS | 0 | 設(shè)置本地 SYSREF 時鐘半步進值。 0：無相位調(diào)整 1：調(diào)整器件 SYSREF 相位 -0.5 個時鐘分配路徑周期。 |
|