這些工具會自動配置仿真以滿足給定的輸入和輸出頻率要求，并對其他參數(shù)做出假設以提供一些默認仿真。但是，用戶可以選擇進行調(diào)整以更準確地對其應用進行仿真。例如：
- 輸入外部 VCXO（甚至可能外部 VCO）使用的器件的 VCO 增益。
- 調(diào)整電荷泵電流以幫助選擇環(huán)路濾波器元件。電荷泵電流越低，元件就越小，但可能增加泄漏的影響，并且在最低值時會降低 PLL 相位噪聲性能。
- Clock Architect 允許為參考或 VCXO 塊加載自定義相位噪聲圖。通常會為 CLKin 輸入自定義相位噪聲圖，以將參考相位噪聲與器件相匹配；還可以提供 VCXO 的相位噪聲圖，以匹配所用的 VCXO 的性能。為了改善仿真精度和優(yōu)化環(huán)路濾波器設計，請務必加載這些自定義噪聲曲線以在實際應用中使用。
- PLLatinum? 仿真工具也可用于設計和仿真環(huán)路濾波器。