ZHCSQ63 may 2023 LMK04368-EP
PRODUCTION DATA
這些寄存器設(shè)置 SYSREF 輸出的模擬延遲參數(shù)。
| 位 | 名稱(chēng) | POR 默認(rèn)值 | 說(shuō)明 | |
|---|---|---|---|---|
| 7:6 | 不適用 | 0 | 保留 | |
| 5 | SCLKX_Y _ADLY_EN | 0 | 啟用 SYSREF 輸出的模擬延遲。 0:禁用 1:?jiǎn)⒂?/td> | |
| 4:0 | SCLKX_Y _ADLY | 0 | SYSREF 模擬延遲,步長(zhǎng)約為 21ps。選擇模擬延遲會(huì)增加額外 125ps 的傳播延遲。范圍為 125ps 至 608ps。 | |
| 字段值 | 延遲值 | |||
| 0 (0x0) | 125 ps | |||
| 1 (0x1) | 146ps(與 0x00 相比 +21ps) | |||
| 2 (0x2) | 167ps(與 0x00 相比 +42ps) | |||
| 3 (0x3) | 188ps(與 0x00 相比 +63ps) | |||
| ... | ... | |||
| 14 (0xE) | 587ps(與 0x00 相比 +462ps) | |||
| 15 (0xF) | 608ps(與 0x00 相比 +483ps) | |||