ZHCSQ63 may 2023 LMK04368-EP
PRODUCTION DATA
該寄存器可配置 PLL1 LD 引腳。
| 位 | 名稱 | POR 默認(rèn)值 | 說明 | |
|---|---|---|---|---|
| 7:3 | PLL1_LD_MUX | 1 | 這會設(shè)置 Status_LD1 引腳的輸出值。 | |
| 字段值 | MUX 值 | |||
| 0 (0x00) | 邏輯低電平 | |||
| 1 (0x01) | PLL1 DLD | |||
| 2 (0x02) | PLL2 DLD | |||
| 3 (0x03) | PLL1 和 PLL2 DLD | |||
| 4 (0x04) | 保持狀態(tài) | |||
| 5 (0x05) | DAC 被鎖定 | |||
| 6 (0x06) | 保留 | |||
| 7 (0x07) | SPI 讀回 | |||
| 8 (0x08) | DAC 軌 | |||
| 9 (0x09) | DAC 低電平 | |||
| 10 (0x0A) | DAC 高電平 | |||
| 11 (0x0B) | PLL1_N /2 | |||
| 12 (0x0C) | PLL1_N / 4 | |||
| 13 (0x0D) | PLL2_N / 2 | |||
| 14 (0x0E) | PLL2_N / 4 | |||
| 15 (0x0F) | PLL1_R / 2 | |||
| 16 (0x10) | PLL1_R / 4 | |||
| 17 (0x11) | PLL2_R(1) / 2 | |||
| 18 (0x12) | PLL2_R / 4(1) | |||
| 2:0 | PLL1_LD_TYPE | 6 | 設(shè)置 Status_LD1 引腳的 IO 類型。 | |
| 字段值 | 類型 | |||
| 0 (0x00) | 外部 CLKin2 LOS 的輸入 | |||
| 1 (0x01) | 外部 CLKin2 LOS 輸入(上拉) | |||
| 2 (0x02) | 外部 CLKin2 LOS 輸入(下拉) | |||
| 3 (0x03) | 輸出(推挽) | |||
| 4 (0x04) | 輸出反相(推挽) | |||
| 5 (0x05) | 保留 | |||
| 6 (0x06) | 輸出(開漏) | |||