ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
每個時鐘輸出可單獨配置為一個差分驅(qū)動器 (AC-LVDS/CML/LVPECL)、HCSL 驅(qū)動器，或 1.8V LVCMOS 驅(qū)動器（每對兩個）?？梢越梦词褂玫臅r鐘輸出來省電。
每個輸出通道都有自己的內(nèi)部 LDO 穩(wěn)壓器，可提供出色的 PSNR 并更大限度減少由電源噪聲引起的抖動和雜散。OUT[0:1] 通道（多路復(fù)用器、分頻器和驅(qū)動器）通過單個輸出電源引腳 (VDDO_01) 供電，OUT[2:3] 通道 (VDDO_23) 也是如此。每個 OUT[4:7] 通道都有一個輸出電源引腳 (VDDO[4:7])。每個輸出電源可由 1.8V、2.5V 或 3.3V 電源單獨供電，從而獲得差分或 HCSL 輸出，或者由 1.8V 電源供電來獲得 LVCMOS 輸出。
對于差分和 HCSL 驅(qū)動器模式，由于通道存在內(nèi)部 LDO 穩(wěn)壓器，輸出時鐘規(guī)格（例如輸出擺幅、相位噪聲和抖動）對 VDDO_x 電壓不敏感。當(dāng)輸出通道處于未通電狀態(tài)時，通道的輸出不會生成任何時鐘。
| OUTx_FMT (R51[5:0] / R52[5:0] / R54[5:0] / R55[5:0] / R57[5:0] / R59[5:0] / R61[5:0] / R63[5:0]) | 輸出格式(1) |
|---|---|
| 00h | 禁用（斷電） |
| 10h | AC-LVDS |
| 14h | AC-CML |
| 18h | AC-LVPECL |
| 2Ch | HCSL（外部 50Ω 至 GND） |
| 2Dh | HCSL（內(nèi)部 50Ω 至 GND） |
| 30h | LVCMOS (HiZ/HiZ) |
| 32h | LVCMOS (HiZ/–) |
| 33h | LVCMOS (HiZ/+) |
| 35h | LVCMOS（低/低） |
| 38h | LVCMOS (–/HiZ) |
| 3Ah | LVCMOS (–/–) |
| 3Bh | LVCMOS (–/+) |
| 3Ch | LVCMOS (+/HiZ) |
| 3Eh | LVCMOS (+/–) |
| 3Fh | LVCMOS (+/+) |