ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
LVCMOS 驅(qū)動(dòng)器每對(duì)有兩個(gè)輸出。P 和 N 上的每個(gè)輸出均可配置為正常極性、反極性,或禁用為高阻態(tài)或靜態(tài)低電平。LVCMOS 輸出高電平 (VOH) 由軌至軌 LVCMOS 輸出電壓擺幅的 1.8V VDDO_x 電壓來決定。如果向 LVCMOS 驅(qū)動(dòng)器施加 2.5V 或 3.3V 的 VDDO_x 電壓,則由于通道內(nèi)部存在 LDO 穩(wěn)壓器,輸出 VOH 的電平不會(huì)擺動(dòng)到 VDDO_x 電源軌。
LVCMOS 輸出時(shí)鐘是具有大電壓擺幅的非平衡信號(hào),因此 LVCMOS 輸出時(shí)鐘會(huì)是強(qiáng)大的干擾源,并會(huì)將噪聲耦合到其他抖動(dòng)敏感型差分輸出時(shí)鐘。如果需要來自某個(gè)輸出對(duì)的 LVCMOS 時(shí)鐘,請(qǐng)將這個(gè)輸出對(duì)配置為兩個(gè)輸出均已啟用但極性相反(+/– 或 –/+),并將未使用的輸出懸空而不連接任何布線。