ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
當(dāng)所選輸出多路復(fù)用器時(shí)鐘源無效時(shí),每個(gè)輸出驅(qū)動器可以自動將其時(shí)鐘靜音或靜噪(根據(jù)其 CHx_MUTE 位的配置)。根據(jù)每個(gè) PLL 的 LOL 狀態(tài),通過配置 APLL 和 DPLL 靜音控制位(MUTE_APLLx_LOCK、MUTE_DPLL_LOCK、MUTE_DPLL_PHLOCK),時(shí)鐘源可能無效。可以通過 CHx_MUTE_LVL 位為每個(gè)輸出通道配置靜音電平,其中靜音電平取決于配置的輸出驅(qū)動器類型(差分/HCSL 或 LVCMOS)。差分或 HCSL 驅(qū)動器的靜音電平可設(shè)置為輸出共模、差分高電平或差分低電平。LVCMOS 驅(qū)動器對的靜音電平可為每個(gè)輸出(P 和 N)單獨(dú)設(shè)置為輸出低電平。禁用或繞過(CHx_MUTE = 0 和 CHx_MUTE_LVL = 0)自動靜音時(shí),輸出時(shí)鐘在 VCO 校準(zhǔn)之前和期間會具有不正確的頻率或不穩(wěn)定。因此,靜音旁路模式只能用于診斷或調(diào)試目的。