ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測(cè)量信息
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 振蕩器輸入 (XO_P/N)
- 7.3.2 基準(zhǔn)輸入（PRIREF_P/N 和 SECREF_P/N）
- 7.3.3 時(shí)鐘輸入連接和端接
- 7.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 7.3.5 無(wú)中斷切換
- 7.3.6 基準(zhǔn)輸入上的間隙時(shí)鐘支持
- 7.3.7 輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 7.3.8
PLL 關(guān)系
- 7.3.8.1 PLL 頻率關(guān)系
- 7.3.8.2 模擬 PLL（APLL1、APLL2）
- 7.3.8.3 APLL 參考路徑
- 7.3.8.4 APLL 相位頻率檢測(cè)器 (PFD) 和電荷泵
- 7.3.8.5 APLL 反饋分頻器路徑
- 7.3.8.6 APLL 環(huán)路濾波器（LF1、LF2）
- 7.3.8.7 APLL 壓控振蕩器（VCO1、VCO2）
- 7.3.8.8 APLL VCO 時(shí)鐘分配路徑（P1、P2）
- 7.3.8.9 DPLL 基準(zhǔn) (R) 分頻器路徑
- 7.3.8.10 DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
- 7.3.8.11 DPLL 環(huán)路濾波器 (DLF)
- 7.3.8.12 DPLL 反饋 (FB) 分頻器路徑
- 7.3.9 輸出時(shí)鐘分配
- 7.3.10 輸出通道多路復(fù)用器
- 7.3.11 輸出分頻器 (OD)
- 7.3.12 時(shí)鐘輸出 (OUTx_P/N)
- 7.3.13 無(wú)毛刺輸出時(shí)鐘啟動(dòng)
- 7.3.14 時(shí)鐘輸出連接和端接
- 7.3.15 輸出同步 (SYNC)
- 7.4 器件功能模式
- 7.5 編程
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGZ|48
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGZ|48
訂購(gòu)信息
7.3.12.1 交流差分輸出 (AC-DIFF)
可編程差分輸出驅(qū)動(dòng)器使用圖 7-25中所示的開關(guān)電流模式類型?？蓪?duì) 4mA、6mA 或 8mA（標(biāo)稱值）的尾電流進(jìn)行編程，在 100Ω 差分端接上分別實(shí)現(xiàn)與交流耦合 LVDS、CML 或 LVPECL 接收器兼容的 VOD 擺幅。差分輸出驅(qū)動(dòng)器以接地為基準(zhǔn)（類似于 HCSL 驅(qū)動(dòng)器），這意味著差分輸出具有低共模電壓 (VOS)。
差分驅(qū)動(dòng)器具有內(nèi)部偏置，因此不得應(yīng)用外部上拉或下拉電阻。使用適當(dāng)?shù)妮斎攵私雍推?，通過(guò)外部交流耦合將差分輸出連接到差分接收器。
圖 7-25 AC-LVDS/CML/LVPECL 輸出驅(qū)動(dòng)器結(jié)構(gòu)