在典型應(yīng)用中,請(qǐng)考慮以下設(shè)計(jì)要求或參數(shù)來(lái)實(shí)施整體時(shí)鐘解決方案:
- 器件初始配置:將器件配置為主機(jī)編程(MCU 或 FPGA)或工廠預(yù)編程。
- 器件啟動(dòng)模式和串行接口:通常,這是 EEPROM + I2C 或 SPI 模式。
- XO 頻率、信號(hào)類型以及頻率精度和穩(wěn)定性:如果需要滿足以下任何條件,請(qǐng)考慮為 XO 輸入使用高穩(wěn)定性 TCXO 或 OCXO:
- 頻率穩(wěn)定性符合標(biāo)準(zhǔn)(例如 SyncE、SONET/SDH、IEEE 1588)
- 偏移 ≤ 100Hz 時(shí)具有盡可能低的近端相位噪聲
- 窄 DPLL 帶寬 ≤ 10Hz
- 對(duì)于 DPLL/APLL1 域,確定以下各項(xiàng):
- 輸入時(shí)鐘:頻率、緩沖模式、優(yōu)先級(jí)和輸入選擇模式
- 輸出時(shí)鐘:頻率、緩沖模式
- DPLL 環(huán)路帶寬和最大 TDC 頻率
- 是否需要 DCO 模式
- 對(duì)于 APLL2 域,確定以下各項(xiàng):
- APLL2 基準(zhǔn):VCO1 用于具有級(jí)聯(lián) APLL2 的同步時(shí)鐘,或 XO 用于具有非級(jí)聯(lián) APLL2 的異步時(shí)鐘
- 輸出時(shí)鐘:頻率、緩沖模式
- 輸入時(shí)鐘和 PLL 監(jiān)控選項(xiàng)
- 狀態(tài)輸出和中斷標(biāo)志
- 電源軌