ZHCSV24 March   2024 LMK05318B-Q1

PRODUCTION DATA  

1.   1
2. 1 特性
3. 2 應用
4. 3 說明
5. 4 引腳配置和功能
   1. 4.1 器件啟動模式
6. 5 規(guī)格
   1. 5.1 絕對最大額定值
   2. 5.2 ESD 等級
   3. 5.3 建議運行條件
   4. 5.4 熱性能信息：4 層 JEDEC，標準 PCB
   5. 5.5 熱性能信息：10 層定制 PCB
   6. 5.6 電氣特性
   7. 5.7 時序圖
   8. 5.8 典型特性
7. 6 參數(shù)測量信息
   1. 6.1 輸出時鐘測試配置
8. 7 詳細說明
   1. 7.1 概述
      1. 7.1.1 符合 ITU-T G.8262 (SyncE) 標準
   2. 7.2 功能方框圖
      1. 7.2.1 PLL 架構概述
      2. 7.2.2 DPLL 模式
      3. 7.2.3 僅 APLL 模式
   3. 7.3 特性說明
      1. 7.3.1  振蕩器輸入 (XO_P/N)
      2. 7.3.2  基準輸入（PRIREF_P/N 和 SECREF_P/N）
      3. 7.3.3  時鐘輸入連接和端接
      4. 7.3.4  基準輸入多路復用器選擇
         1. 7.3.4.1 自動輸入選擇
         2. 7.3.4.2 手動輸入選擇
      5. 7.3.5  無中斷切換
         1. 7.3.5.1 涉及 1PPS 輸入的無中斷切換
      6. 7.3.6  基準輸入上的間隙時鐘支持
      7. 7.3.7  輸入時鐘和 PLL 監(jiān)控、狀態(tài)和中斷
         1. 7.3.7.1 XO 輸入監(jiān)控
         2. 7.3.7.2 基準輸入監(jiān)控
            1. 7.3.7.2.1 基準驗證計時器
            2. 7.3.7.2.2 振幅監(jiān)控器
            3. 7.3.7.2.3 頻率監(jiān)控
            4. 7.3.7.2.4 漏脈沖監(jiān)控器（后期檢測）
            5. 7.3.7.2.5 矮脈沖監(jiān)控器（早期檢測）
            6. 7.3.7.2.6 1PPS 輸入的相位有效監(jiān)控器
         3. 7.3.7.3 PLL 鎖定檢測器
         4. 7.3.7.4 調優(yōu)字歷史記錄
         5. 7.3.7.5 狀態(tài)輸出
         6. 7.3.7.6 中斷
      8. 7.3.8  PLL 關系
         1. 7.3.8.1  PLL 頻率關系
         2. 7.3.8.2  模擬 PLL（APLL1、APLL2）
         3. 7.3.8.3  APLL 參考路徑
            1. 7.3.8.3.1 APLL XO 倍頻器
            2. 7.3.8.3.2 APLL1 XO 基準 (R) 分頻器
            3. 7.3.8.3.3 APLL2 基準 (R) 分頻器
         4. 7.3.8.4  APLL 相位頻率檢測器 (PFD) 和電荷泵
         5. 7.3.8.5  APLL 反饋分頻器路徑
            1. 7.3.8.5.1 APLL1 N 分頻器，具有 SDM
            2. 7.3.8.5.2 APLL2 N 分頻器，具有 SDM
         6. 7.3.8.6  APLL 環(huán)路濾波器（LF1、LF2）
         7. 7.3.8.7  APLL 壓控振蕩器（VCO1、VCO2）
            1. 7.3.8.7.1 VCO 校準
         8. 7.3.8.8  APLL VCO 時鐘分配路徑（P1、P2）
         9. 7.3.8.9  DPLL 基準 (R) 分頻器路徑
         10. 7.3.8.10 DPLL 時間數(shù)字轉換器 (TDC)
         11. 7.3.8.11 DPLL 環(huán)路濾波器 (DLF)
         12. 7.3.8.12 DPLL 反饋 (FB) 分頻器路徑
      9. 7.3.9  輸出時鐘分配
      10. 7.3.10 輸出通道多路復用器
      11. 7.3.11 輸出分頻器 (OD)
      12. 7.3.12 時鐘輸出 (OUTx_P/N)
          1. 7.3.12.1 交流差分輸出 (AC-DIFF)
          2. 7.3.12.2 HCSL 輸出
          3. 7.3.12.3 1.8V LVCMOS 輸出
          4. 7.3.12.4 LOL 期間輸出自動靜音
      13. 7.3.13 無毛刺輸出時鐘啟動
      14. 7.3.14 時鐘輸出連接和端接
      15. 7.3.15 輸出同步 (SYNC)
   4. 7.4 器件功能模式
      1. 7.4.1 器件啟動模式
         1. 7.4.1.1 EEPROM 模式
      2. 7.4.2 PLL 工作模式
         1. 7.4.2.1 自由運行模式
         2. 7.4.2.2 鎖定獲取
         3. 7.4.2.3 鎖定模式
         4. 7.4.2.4 保持模式
      3. 7.4.3 PLL 啟動序列
      4. 7.4.4 數(shù)控振蕩器 (DCO) 模式
         1. 7.4.4.1 DCO 頻率步長
         2. 7.4.4.2 DCO 直接寫入模式
   5. 7.5 編程
      1. 7.5.1 接口和控制
      2. 7.5.2 I2C 串行通信
         1. 7.5.2.1 I2C 塊寄存器傳輸
      3. 7.5.3 SPI 串行通信
         1. 7.5.3.1 SPI 塊寄存器傳輸
      4. 7.5.4 寄存器映射和 EEPROM 映射生成
      5. 7.5.5 通用寄存器編程序列
      6. 7.5.6 EEPROM 編程流
         1. 7.5.6.1 使用方法 1（寄存器提交）執(zhí)行 EEPROM 編程
            1. 7.5.6.1.1 使用寄存器提交來寫入 SRAM
            2. 7.5.6.1.2 對 EEPROM 進行編程
         2. 7.5.6.2 使用方法 2（直接寫入）執(zhí)行 EEPROM 編程
            1. 7.5.6.2.1 使用直接寫入來寫入 SRAM
            2. 7.5.6.2.2 EEPROM 中的用戶可編程字段
      7. 7.5.7 讀取 SRAM
      8. 7.5.8 讀取 EEPROM
      9. 7.5.9 EEPROM 啟動模式默認配置
9. 8 應用和實施
   1. 8.1 應用信息
      1. 8.1.1 器件啟動序列
      2. 8.1.2 關斷 (PDN) 引腳
      3. 8.1.3 電源軌時序、電源斜升速率和混合電源域
         1. 8.1.3.1 混合電源
         2. 8.1.3.2 上電復位 (POR) 電路
         3. 8.1.3.3 從單電源軌上電
         4. 8.1.3.4 從雙電源軌上電
         5. 8.1.3.5 非單調或緩慢上電電源斜坡
      4. 8.1.4 XO 啟動緩慢或延遲
   2. 8.2 典型應用
      1. 8.2.1 設計要求
      2. 8.2.2 詳細設計過程
      3. 8.2.3 應用曲線
   3. 8.3 優(yōu)秀設計實踐
   4. 8.4 電源相關建議
      1. 8.4.1 電源旁路
      2. 8.4.2 器件電流和功耗
         1. 8.4.2.1 電流消耗計算
         2. 8.4.2.2 功耗計算
         3. 8.4.2.3 示例
   5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
      3. 8.5.3 熱可靠性
         1. 8.5.3.1 支持高達 105°C 的 PCB 溫度
10. 9 器件和文檔支持
    1. 9.1 器件支持
       1. 9.1.1 TICS Pro
    2. 9.2 文檔支持
       1. 9.2.1 相關文檔
    3. 9.3 接收文檔更新通知
    4. 9.4 支持資源
    5. 9.5 商標
    6. 9.6 靜電放電警告
    7. 9.7 術語表
11. 10修訂歷史記錄
12. 11機械、封裝和可訂購信息