ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
通過允許輸出分頻器在同一 PLL 輸出時鐘周期退出復(fù)位，輸出 SYNC 可用于使兩個或更多個輸出時鐘與公共上升沿進(jìn)行相位對齊。通過硬件引腳或軟件位觸發(fā) SYNC 事件，所有選擇相同 PLL 輸出的輸出分頻器都可以作為 SYNC 組一起同步。
若要為兩個或更多個輸出通道建立 SYNC 組，必須滿足以下要求：
SYNC 事件可由硬件 GPIO0/SYNCN 引腳（低電平有效）或 SYNC_SW 寄存器位（高電平有效）置位。當(dāng) SYNC 置為有效后，啟用 SYNC 的分頻器保持在復(fù)位狀態(tài)，并且時鐘輸出被靜音。當(dāng) SYNC 置為無效后，輸出在開始時具有同步或?qū)R的初始時鐘相位。SYNC 還可用于使任何啟用了 SYNC 的輸出靜音，從而防止輸出時鐘分配到下游器件，直到配置好輸入并準(zhǔn)備好接受傳入的時鐘。
禁用了 SYNC（CHx_SYNC_EN 位 = 0）的輸出通道不會受到 SYNC 事件的影響，并將按照配置繼續(xù)正常輸出操作。此外，在 SYNC 期間，VCO 和 PLL 后分頻器時鐘不會停止運行，因此這些時鐘可以繼續(xù)為不需要同步的輸出通道提供時鐘信號。具有 1 分頻功能（分頻器旁路模式）的輸出分頻器在 SYNC 事件期間不會進(jìn)行選通。
| GPIO0/SYNCN 引腳 | SYNC_SW 位 | 輸出分頻器和驅(qū)動器狀態(tài) |
|---|---|---|
| 0 | 1 | 輸出驅(qū)動器靜音且輸出分頻器復(fù)位 |
| 0→1 | 1→0 | SYNC 組中的輸出取消靜音，初始時鐘相位對齊 |
| 1 | 0 | 按照配置正常運行輸出驅(qū)動器/分頻器 |
在 VCO2 后分頻器值為 2 的情況下選擇 PLL2 輸出（P1 或 P2），在輸出通道之間不支持輸出 SYNC（未驗證輸出到輸出偏差規(guī)格）。