ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
如果某些 VDD 內(nèi)核電源由不同的電源軌驅(qū)動,TI 建議在所有內(nèi)核電源電壓斜升至高于 3.135V 后開始 PLL 校準。這可以通過延遲 PDN 從低電平到高電平轉(zhuǎn)換來實現(xiàn)。PDN 輸入包含一個連接到 VDD_IN 的 200kΩ 電阻器,如圖 8-3 所示,可以使用從 PDN 引腳連接到 GND 的電容器與內(nèi)部上拉電阻器一起形成 R-C 時間常數(shù)。此 R-C 時間常數(shù)可用于延遲 PDN 的低電平到高電平轉(zhuǎn)換,直至所有內(nèi)核電源均斜升至高于 3.135V。
或者,可由系統(tǒng)主機或電源管理器件將 PDN 引腳驅(qū)動為高電平,從而延遲器件上電序列,直至所有 VDD 電源都已斜升。