ZHCSOP4 November   2024 LMK5C22212A

ADVANCE INFORMATION  

1.   1
2. 1 特性
3. 2 應(yīng)用
4. 3 說明
5. 4 引腳配置和功能
6. 5 規(guī)格
   1. 5.1 絕對(duì)最大額定值
   2. 5.2 ESD 等級(jí)
   3. 5.3 建議運(yùn)行條件
   4. 5.4 熱性能信息
   5. 5.5 電氣特性
   6. 5.6 時(shí)序圖
   7. 5.7 典型特性
7. 6 參數(shù)測量信息
   1. 6.1 差分電壓測量術(shù)語
   2. 6.2 輸出時(shí)鐘測試配置
8. 7 詳細(xì)說明
   1. 7.1 概述
   2. 7.2 功能方框圖
      1. 7.2.1 PLL 架構(gòu)概述
      2. 7.2.2 DPLL
         1. 7.2.2.1 獨(dú)立 DPLL 運(yùn)行模式
         2. 7.2.2.2 級(jí)聯(lián) DPLL 運(yùn)行模式
         3. 7.2.2.3 APLL 與 DPLL 級(jí)聯(lián)
      3. 7.2.3 僅 APLL 模式
   3. 7.3 特性說明
      1. 7.3.1  振蕩器輸入 (XO)
      2. 7.3.2  基準(zhǔn)輸入
      3. 7.3.3  時(shí)鐘輸入連接和端接
      4. 7.3.4  基準(zhǔn)輸入多路復(fù)用器選擇
         1. 7.3.4.1 自動(dòng)輸入選擇
         2. 7.3.4.2 手動(dòng)輸入選擇
      5. 7.3.5  無中斷切換
         1. 7.3.5.1 涉及相位抵消的無中斷切換
         2. 7.3.5.2 涉及相位轉(zhuǎn)換控制的無中斷切換
      6. 7.3.6  基準(zhǔn)輸入上的間隙時(shí)鐘支持
      7. 7.3.7  輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
         1. 7.3.7.1 XO 輸入監(jiān)控
         2. 7.3.7.2 基準(zhǔn)輸入監(jiān)控
            1. 7.3.7.2.1 基準(zhǔn)驗(yàn)證計(jì)時(shí)器
            2. 7.3.7.2.2 頻率監(jiān)控
            3. 7.3.7.2.3 漏脈沖監(jiān)控器（后期檢測）
            4. 7.3.7.2.4 矮脈沖監(jiān)控器（早期檢測）
            5. 7.3.7.2.5 1PPS 輸入的相位有效監(jiān)控器
         3. 7.3.7.3 PLL 鎖定檢測器
         4. 7.3.7.4 調(diào)優(yōu)字歷史記錄
         5. 7.3.7.5 狀態(tài)輸出
         6. 7.3.7.6 中斷
      8. 7.3.8  PLL 關(guān)系
         1. 7.3.8.1  PLL 頻率關(guān)系
            1. 7.3.8.1.1 APLL 相位頻率檢測器 (PFD) 和電荷泵
            2. 7.3.8.1.2 APLL VCO 頻率
            3. 7.3.8.1.3 DPLL TDC 頻率
            4. 7.3.8.1.4 DPLL VCO 頻率
            5. 7.3.8.1.5 時(shí)鐘輸出頻率
         2. 7.3.8.2  模擬 PLL（APLL1、APLL2）
         3. 7.3.8.3  APLL 參考路徑
            1. 7.3.8.3.1 APLL XO 倍頻器
            2. 7.3.8.3.2 APLL XO 基準(zhǔn) (R) 分頻器
         4. 7.3.8.4  APLL 反饋分頻器路徑
            1. 7.3.8.4.1 具有 Σ-Δ 調(diào)制器 (SDM) 的 APLL N 分頻器
         5. 7.3.8.5  APLL 環(huán)路濾波器（LF1、LF2）
         6. 7.3.8.6  APLL 壓控振蕩器（VCO1、VCO2）
            1. 7.3.8.6.1 VCO 校準(zhǔn)
         7. 7.3.8.7  APLL VCO 時(shí)鐘分配路徑
         8. 7.3.8.8  DPLL 基準(zhǔn) (R) 分頻器路徑
         9. 7.3.8.9  DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
         10. 7.3.8.10 DPLL 環(huán)路濾波器 (DLF)
         11. 7.3.8.11 DPLL 反饋 (FB) 分頻器路徑
      9. 7.3.9  輸出時(shí)鐘分配
      10. 7.3.10 輸出源多路復(fù)用器
      11. 7.3.11 輸出通道多路復(fù)用器
      12. 7.3.12 輸出分頻器 (OD)
      13. 7.3.13 輸出延遲
      14. 7.3.14 時(shí)鐘輸出
          1. 7.3.14.1 差分輸出
          2. 7.3.14.2 LVCMOS 輸出
          3. 7.3.14.3 SYSREF/1PPS 輸出
      15. 7.3.15 LOL 期間輸出自動(dòng)靜音
      16. 7.3.16 無毛刺輸出時(shí)鐘啟動(dòng)
      17. 7.3.17 時(shí)鐘輸出連接和端接
      18. 7.3.18 輸出同步 (SYNC)
      19. 7.3.19 零延遲模式 (ZDM)
      20. 7.3.20 DPLL 可編程相位延遲
      21. 7.3.21 歷時(shí)計(jì)數(shù)器 (TEC)
          1. 7.3.21.1 配置 TEC 功能
          2. 7.3.21.2 SPI 作為觸發(fā)源
          3. 7.3.21.3 GPIO 引腳作為 TEC 觸發(fā)源
             1. 7.3.21.3.1 示例：使用 TEC 和 GPIO1 作為觸發(fā)器進(jìn)行歷時(shí)測量
          4. 7.3.21.4 其他 TEC 行為
   4. 7.4 器件功能模式
      1. 7.4.1 DPLL 運(yùn)行狀態(tài)
         1. 7.4.1.1 自由運(yùn)行
         2. 7.4.1.2 鎖定獲取
         3. 7.4.1.3 DPLL 被鎖定
         4. 7.4.1.4 保持
      2. 7.4.2 數(shù)控振蕩器 (DCO) 頻率和相位調(diào)整
         1. 7.4.2.1 DPLL DCO 控制
         2. 7.4.2.2 DPLL DCO 相對(duì)調(diào)整頻率步長
         3. 7.4.2.3 APLL DCO 頻率步長
      3. 7.4.3 APLL 頻率控制
      4. 7.4.4 器件啟動(dòng)
         1. 7.4.4.1 器件上電復(fù)位 (POR)
         2. 7.4.4.2 PLL 啟動(dòng)序列
         3. 7.4.4.3 寄存器配置的啟動(dòng)選項(xiàng)
         4. 7.4.4.4 GPIO1 和 SCS_ADD 功能
         5. 7.4.4.5 ROM 頁選擇
         6. 7.4.4.6 EEPROM 覆蓋層
      5. 7.4.5 編程
         1. 7.4.5.1 存儲(chǔ)器概述
         2. 7.4.5.2 接口和控制
            1. 7.4.5.2.1 通過 TICS Pro 進(jìn)行編程
            2. 7.4.5.2.2 SPI 串行接口
            3. 7.4.5.2.3 I2C 串行接口
         3. 7.4.5.3 通用寄存器編程序列
         4. 7.4.5.4 EEPROM 編程步驟
            1. 7.4.5.4.1 SRAM 編程方法概述
            2. 7.4.5.4.2 使用寄存器提交方法進(jìn)行 EEPROM 編程
            3. 7.4.5.4.3 使用直接寫入方法或混合方法進(jìn)行 EEPROM 編程
            4. 7.4.5.4.4 I2C 地址和 EEPROM 修訂版本號(hào)的五個(gè) MSB
9. 8 應(yīng)用和實(shí)施
   1. 8.1 應(yīng)用信息
      1. 8.1.1 器件啟動(dòng)序列
      2. 8.1.2 斷電 (PD#) 引腳
      3. 8.1.3 通過自舉引腳進(jìn)行啟動(dòng)
      4. 8.1.4 引腳狀態(tài)
      5. 8.1.5 ROM 和 EEPROM
      6. 8.1.6 電源軌時(shí)序、電源斜升速率和混合電源域
         1. 8.1.6.1 上電復(fù)位 (POR) 電路
         2. 8.1.6.2 從單電源軌上電
         3. 8.1.6.3 從雙電源軌上電
         4. 8.1.6.4 非單調(diào)或緩慢上電電源斜坡
      7. 8.1.7 XO 啟動(dòng)緩慢或延遲
   2. 8.2 典型應(yīng)用
      1. 8.2.1 設(shè)計(jì)要求
      2. 8.2.2 詳細(xì)設(shè)計(jì)過程
      3. 8.2.3 應(yīng)用曲線
   3. 8.3 最佳設(shè)計(jì)實(shí)踐
   4. 8.4 電源相關(guān)建議
      1. 8.4.1 電源旁路
   5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
      3. 8.5.3 熱可靠性
10. 9 器件和文檔支持
    1. 9.1 文檔支持
       1. 9.1.1 相關(guān)文檔
    2. 9.2 接收文檔更新通知
    3. 9.3 支持資源
    4. 9.4 商標(biāo)
    5. 9.5 術(shù)語表
    6. 9.6 靜電放電警告
11. 10修訂歷史記錄
12. 11機(jī)械、封裝和可訂購信息