ZHCSOP4 November 2024 LMK5C22212A
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測(cè)量信息
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 振蕩器輸入 (XO)
- 7.3.2 基準(zhǔn)輸入
- 7.3.3 時(shí)鐘輸入連接和端接
- 7.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 7.3.5 無(wú)中斷切換
- 7.3.6 基準(zhǔn)輸入上的間隙時(shí)鐘支持
- 7.3.7 輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 7.3.8
PLL 關(guān)系
- 7.3.8.1 PLL 頻率關(guān)系
- 7.3.8.2 模擬 PLL（APLL1、APLL2）
- 7.3.8.3 APLL 參考路徑
- 7.3.8.4 APLL 反饋分頻器路徑
- 7.3.8.5 APLL 環(huán)路濾波器（LF1、LF2）
- 7.3.8.6 APLL 壓控振蕩器（VCO1、VCO2）
- 7.3.8.7 APLL VCO 時(shí)鐘分配路徑
- 7.3.8.8 DPLL 基準(zhǔn) (R) 分頻器路徑
- 7.3.8.9 DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
- 7.3.8.10 DPLL 環(huán)路濾波器 (DLF)
- 7.3.8.11 DPLL 反饋 (FB) 分頻器路徑
- 7.3.9 輸出時(shí)鐘分配
- 7.3.10 輸出源多路復(fù)用器
- 7.3.11 輸出通道多路復(fù)用器
- 7.3.12 輸出分頻器 (OD)
- 7.3.13 輸出延遲
- 7.3.14 時(shí)鐘輸出
- 7.3.15 LOL 期間輸出自動(dòng)靜音
- 7.3.16 無(wú)毛刺輸出時(shí)鐘啟動(dòng)
- 7.3.17 時(shí)鐘輸出連接和端接
- 7.3.18 輸出同步 (SYNC)
- 7.3.19 零延遲模式 (ZDM)
- 7.3.20 DPLL 可編程相位延遲
- 7.3.21 歷時(shí)計(jì)數(shù)器 (TEC)
- 7.4 器件功能模式
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購(gòu)信息
7.3.4.2 手動(dòng)輸入選擇
有兩種可通過(guò)寄存器設(shè)置的手動(dòng)輸入選擇模式：帶自動(dòng)回退功能的手動(dòng)模式和帶自動(dòng)保持功能的手動(dòng)模式。在兩種手動(dòng)模式下，輸入選擇都可以通過(guò)寄存器控制（寄存器 DPLLx_MAN_REF_SEL）或硬件引腳控制 (GPIO)。
- 帶自動(dòng)回退功能的手動(dòng)模式：在此模式中，手動(dòng)選擇的基準(zhǔn)一直作為有效的基準(zhǔn)，直至該基準(zhǔn)失效。如果基準(zhǔn)失效，DPLL 會(huì)自動(dòng)回退到有效或合格的最高優(yōu)先級(jí)輸入。如果所有優(yōu)先級(jí)輸入都無(wú)效，DPLL 會(huì)進(jìn)入保持模式（如果調(diào)優(yōu)字歷史記錄有效）或自由運(yùn)行模式。當(dāng)所選輸入變?yōu)橛行r(shí)，DPLL 會(huì)退出保持模式。
- 帶自動(dòng)保持功能的手動(dòng)模式：在此模式中，手動(dòng)選擇的基準(zhǔn)一直作為有效的基準(zhǔn)，直至該基準(zhǔn)失效。如果基準(zhǔn)失效，DPLL 會(huì)自動(dòng)進(jìn)入保持模式（如果調(diào)優(yōu)字歷史記錄有效）或自由運(yùn)行模式。當(dāng)所選輸入變?yōu)橛行r(shí)，DPLL 會(huì)退出保持模式。
基準(zhǔn)輸入選擇流程圖如圖 7-16 所示。
圖 7-16 DPLL 基準(zhǔn)輸入選擇流程圖