ZHCSOP4 November 2024 LMK5C22212A
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數測量信息
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 振蕩器輸入 (XO)
- 7.3.2 基準輸入
- 7.3.3 時鐘輸入連接和端接
- 7.3.4 基準輸入多路復用器選擇
- 7.3.5 無中斷切換
- 7.3.6 基準輸入上的間隙時鐘支持
- 7.3.7 輸入時鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 7.3.8 PLL 關系
- 7.3.9 輸出時鐘分配
- 7.3.10 輸出源多路復用器
- 7.3.11 輸出通道多路復用器
- 7.3.12 輸出分頻器 (OD)
- 7.3.13 輸出延遲
- 7.3.14 時鐘輸出
- 7.3.15 LOL 期間輸出自動靜音
- 7.3.16 無毛刺輸出時鐘啟動
- 7.3.17 時鐘輸出連接和端接
- 7.3.18 輸出同步 (SYNC)
- 7.3.19 零延遲模式 (ZDM)
- 7.3.20 DPLL 可編程相位延遲
- 7.3.21 歷時計數器 (TEC)
- 7.4 器件功能模式
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
7.4.4.1 器件上電復位 (POR)
圖 7-41 展示了器件上電復位 (POR) 配置序列。當 PD 號引腳被置為無效并達到邏輯高電平狀態(tài)時，就會發(fā)生 POR。在 POR 后，將會選擇所選串行控制接口（I2C 或 SPI）。LMK5C22212A 通過出廠預編程內部 ROM 頁選擇 支持預配置器件設置。可編程的 EEPROM 覆蓋層 可實現輸出時鐘靈活啟動。有關啟動后編程的詳細信息，請參閱 編程。
圖 7-41 器件 POR 序列啟動后，全局 SWRST (R23[6]) 會重新啟動器件初始化序列和 APLL 校準狀態(tài)機（請參閱 圖 7-42）。在 POR 之后修改 APLL 寄存器時，建議發(fā)出全局 SWRST，以便重新校準所有 APLL 并重新對齊輸出和 SYSREF 通道分頻器。
切換全局 SWRST 時，APLL 輸出時鐘可能會中斷，直到 APLL 再次獲取鎖為止。為避免干擾其他 APLL 時鐘，可以發(fā)出單獨的 APLLx 軟件復位 (APLLx_SWRST)。在修改單個 APLLx 的寄存器時，應在啟動后使用 APLLx_SWRST。例如，如果僅更改 APLL1 寄存器，則發(fā)出 APLL1_SWRST，并且僅 APLL1 輸出會短暫中斷，而 APLL2 輸出保持不受干擾。
在以下情況中不需要發(fā)出 SWRST：
- 當在引導之后不執(zhí)行寄存器寫入操作時。
- 當在引導之后僅修改 XO 輸入終端類型、INx 輸入終端類型、輸出驅動器（如擺幅水電平或通道分頻器）、GPIO 引腳、狀態(tài)或 DCO 寄存器時。
- 當進行 EEPROM 編程時。
以下情況下建議發(fā)出 SWRST：
- 當通過 I2C 或 SPI 修改大多數寄存器寫入時（如在引導后進行器件配置期間）。
- 當配置 ZDM 和 SYSREF 寄存器時。如果僅更改 SYSREF 分頻器值，則不需要如此。
- 當修改 APLLx 寄存器且所有 APLLx 時鐘短暫中斷不是問題時。
以下情況下建議發(fā)出單獨 APLLx_SWRST：
- 當器件已配置所需的寄存器，且只需要修改 APLLx 寄存器而不干擾其他 APLL 輸出時鐘時。