器件半橋具有稱為 ITRIP 的可選固定頻率負(fù)載電流調(diào)節(jié)功能。這是通過(guò)將有源輸出電流與由 OUTx_ITRIP_LVL 確定的配置電流閾值進(jìn)行比較來(lái)實(shí)現(xiàn)的。OUT1-2 有兩個(gè)可能的 ITRIP 電流閾值，OUT3-6 也有三個(gè)電流閾值選項(xiàng)。ITRIP 閾值、使能和時(shí)序設(shè)置是在 HB_ITRIP_CONFIG、HB_ITRIP_FREQ 和 HB_ITRIP_DG 中為每個(gè)半橋單獨(dú)設(shè)置的。

由于此器件具有多個(gè)可在任何給定時(shí)間使能的集成驅(qū)動(dòng)器，因此存在續(xù)流配置，旨在減少 ITRIP 半橋調(diào)節(jié)期間的功耗。與異步整流（二極管）相比，同步整流 (MOSFET) 的功耗更低。半橋續(xù)流可在非同步（無(wú)源續(xù)流）和同步整流（有源續(xù)流）之間配置。ITRIP 調(diào)節(jié)期間半橋的同步整流通過(guò)設(shè)置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTx_DIS 位來(lái)使能。

ITRIP 檢測(cè)在每個(gè)半橋的高側(cè)和低側(cè) MOSFET 上完成，并由內(nèi)部控制消隱。

可配置的 ITRIP 時(shí)序參數(shù)為頻率和抗尖峰脈沖。下表匯總了 ITRIP 配置選項(xiàng)。

ITRIP 調(diào)節(jié)的步驟如下：

• 使能半橋的低側(cè)或高側(cè)。使能半橋時(shí)，會(huì)出現(xiàn)第一個(gè) ITRIP 時(shí)鐘邊沿。
• 如果在低側(cè)或高側(cè)超過(guò) ITRIP 限制，則器件等待的時(shí)間超過(guò)抗尖峰脈沖時(shí)間 t_{DG_ITRIP_HB}。
• 如果在抗尖峰脈沖時(shí)間后仍然超過(guò) ITRIP 限制，則半橋會(huì)進(jìn)入 Hi-Z 狀態(tài)或在 ITRIP 周期的剩余時(shí)間內(nèi)導(dǎo)通相反的 MOSFET，具體取決于 NSR_OUTx_DIS 位設(shè)置。ITRIP 狀態(tài)位置位，且調(diào)節(jié)環(huán)路重新啟動(dòng)。
• 如果 NSR_OUTx_DIS = 1b（使能同步整流），則會(huì)監(jiān)控流經(jīng)使能的 MOSFET 的電流是否發(fā)生電流反轉(zhuǎn)。如果檢測(cè)到電流反轉(zhuǎn)，半橋輸出在 ITRIP 周期的剩余時(shí)間內(nèi)為 Hi-Z。

同步整流或續(xù)流功能通過(guò)設(shè)置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTx_DIS 位來(lái)使能。當(dāng) NSR_OUTx_DIS = 0b 時(shí)，如果任一 MOSFET 上發(fā)生 ITRIP，則半橋會(huì)進(jìn)入 Hi-Z 狀態(tài)。如果 NSR_OUTx_DIS = 1b，則當(dāng)任一 MOSFET 上發(fā)生 ITRIP 時(shí)，都會(huì)使能相反的 MOSFET。

例如，NSR_OUTx_DIS = 1b 且 OUTx_CNFG = 101b 或 010b，以配置為互補(bǔ)模式。如果 PWM 輸入將 HS MOSFET 設(shè)置為導(dǎo)通，并且在 HS MOSFET 上達(dá)到 ITRIP，則 LS MOSFET 會(huì)在 ITRIP 周期的剩余時(shí)間內(nèi)導(dǎo)通。HS MOSFET 在周期結(jié)束時(shí)導(dǎo)通。如果 PWM 輸入在 ITRIP 周期內(nèi)發(fā)生變化，則 ITRIP 計(jì)數(shù)器會(huì)復(fù)位，并且在 LS MOSFET 導(dǎo)通時(shí)，ITRIP 調(diào)節(jié)將激活。

如果使能了同步整流并且在發(fā)生 ITRIP 時(shí) MOSFET 導(dǎo)通，則會(huì)監(jiān)控電流以檢測(cè)電流反轉(zhuǎn)或過(guò)零情況。高側(cè)和低側(cè) MOSFET 上都存在過(guò)零檢測(cè)。如果在 ITRIP 調(diào)節(jié)期間檢測(cè)到的負(fù)載電流達(dá)到 0A 的時(shí)間長(zhǎng)于抗尖峰脈沖時(shí)間，則半橋輸出會(huì)在 ITRIP 周期的剩余時(shí)間內(nèi)變?yōu)?Hi-Z 狀態(tài)。過(guò)零抗尖峰脈沖時(shí)間與 ITRIP 抗尖峰脈沖時(shí)間相同。

下圖顯示了配置 OUTx_ITRIP_LVL、NSR_OUTx_DIS、HB_ITRIP_FREQ、HB_TOFF_SEL 和 HB_ITRIP_DG 后半橋的 ITRIP 行為：

只要 SPI 通信可用，就可以通過(guò)寫(xiě)入 OUTx_ITRIP_LVL 位隨時(shí)更改 ITRIP 設(shè)置。此更改會(huì)立即反映在器件行為中。

如果半橋配置為 PWM 控制和 ITRIP，則在達(dá)到 ITRIP 時(shí)，行為與 SPI 寄存器控制相同，但現(xiàn)在的輸入來(lái)自配置的 PWM 引腳。

根據(jù) HB_ITRIP_FREQ 寄存器中的 HB_TOFF_SEL 位強(qiáng)制執(zhí)行最短 t_OFF 時(shí)間。使能此設(shè)置時(shí)，其中周期 = 1/f_PWM，如果 (周期 - t_ON) > t_{OFF_MIN}，則 t_OFF = (周期 - t_ON)，如果 (周期 - t_ON) < t_{OFF_MIN}，則 t_OFF = t_{OFF_MIN}。

例如，在 HB_TOFF_SEL = 01b 且最小 t_OFF 插入為 T/2 的情況下。

1. 如果在占空比超過(guò) 50% 時(shí)發(fā)生 ITRIP，則在 ITRIP 之后插入最小固定 T/2 關(guān)斷時(shí)間。相關(guān)的行為是 t_OFF = T/2。
2. 如果在占空比未超過(guò) 50% 時(shí)發(fā)生 ITRIP，則相關(guān)的行為是 t_OFF = (周期 - t_ON)。