ZHCSN95A August 2022 – December 2022 DRV8452
PRODUCTION DATA
如果已知環(huán)境溫度 TA 和總功率損耗 (PTOT)，則結(jié)溫 (TJ) 的計算公式為：
TJ = TA + (PTOT x RθJA)
在一個符合 JEDEC 標(biāo)準(zhǔn)的 4 層 PCB 中，采用 DDW 封裝時的結(jié)至環(huán)境熱阻 (RθJA) 為 22.5°C/W，而采用 PWP 封裝時則為 24.5°C/W。
假設(shè)環(huán)境溫度為 25°C，則采用 DDW 封裝時的結(jié)溫計算方式如下 -
PWP 封裝的結(jié)溫計算方式如下 -
就像Topic Link Label8.2.4.2中所說，如需更準(zhǔn)確地計算該值，請考慮器件結(jié)溫對 FET 導(dǎo)通電阻的影響，如Topic Link Label6.6所示。
例如，
100°C 結(jié)溫下的導(dǎo)通電阻與 25°C 下的導(dǎo)通電阻相比，可能會增加 1.3 倍。
導(dǎo)通損耗的初始估算值為 2.5W。
因此，導(dǎo)通損耗的新估算值為 2.5W × 1.3 = 3.25W。
因此，總功率損耗的新估算值將為 4.082W。
采用 DDW 封裝時的結(jié)溫新估算值為 116.8°C。
如進行進一步的迭代，則不太可能顯著增加結(jié)溫估算值。