ZHCSML6B February 2020 – August 2021 DRV8220
PRODUCTION DATA
圖 8-5 顯示了三電平輸入引腳 MODE 的輸入結(jié)構(gòu)。MODE 引腳將其輸入狀態(tài)與 nSLEEP 引腳的電壓進(jìn)行比較,以確定邏輯高電平、邏輯低電平或高阻態(tài) ( (Hi-Z) 輸入狀態(tài)。然而,當(dāng)器件處于自動(dòng)睡眠模式時(shí),這些內(nèi)部電阻器不會(huì)從睡眠引腳中吸取電流。這有助于降低器件在睡眠模式下的總電流消耗。
圖 8-5 中的 MODE 三電平輸入