ZHCSRW1E February 2023 – November 2025 AM69 , AM69A
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
此器件中的 DDR 子系統(tǒng)包含 DDR 控制器、DDR PHY 和包裝器邏輯,用于將這些塊集成到器件中。DDR 子系統(tǒng)被稱為 DDRSS0,用于提供與外部 SDRAM 器件的接口,這些器件可用于存儲(chǔ)程序或數(shù)據(jù)。DDRSS0 通過(guò) MSMC 訪問(wèn),而不是直接通過(guò)系統(tǒng)互連訪問(wèn)。
有關(guān)更多信息,請(qǐng)參閱器件 TRM 的外設(shè) 一章中的 DDR 子系統(tǒng) (DDRSS) 一節(jié)。