ZHCSRW1E February 2023 – November 2025 AM69 , AM69A
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 6-82 和圖 6-98 說(shuō)明了 MMC1/2 的開(kāi)關(guān)特性 - UHS-I DDR50 模式。
| 編號(hào) | 參數(shù) | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| fop(clk) | 工作頻率,MMC[x]_CLK | 50 | MHz | ||
| DDR505 | tc(clk) | 周期時(shí)間,MMC[x]_CLK | 20 | ns | |
| DDR506 | tw(clkH) | 脈沖持續(xù)時(shí)間,MMC[x]_CLK 高電平 | 9.2 | ns | |
| DDR507 | tw(clkL) | 脈沖持續(xù)時(shí)間,MMC[x]_CLK 低電平 | 9.2 | ns | |
| DDR508 | td(clkH-cmdV) | 延遲時(shí)間,MMC[x]_CLK 上升沿到 MMC[x]_CMD 轉(zhuǎn)換 | 1.12 | 3.46 | ns |
| DDR509 | td(clk-dV) | 延遲時(shí)間,MMC[x]_CLK 轉(zhuǎn)換到 MMC[x]_DAT[3:0] 轉(zhuǎn)換 | 1.12 | 6.12 | ns |
圖 6-98 MMC1/2 - UHS-I DDR50 - 發(fā)送模式