ZHCSRF9A December 2022 – October 2023 DRV8461
PRODUCTION DATA
如果已知環(huán)境溫度 TA 和總功率損耗 (PTOT)，則結(jié)溫 (TJ) 的計(jì)算公式為：
TJ = TA + (PTOT x RθJA)
在一個(gè)符合 JEDEC 標(biāo)準(zhǔn)的 4 層 PCB 中，采用 DDW 封裝時(shí)的結(jié)至環(huán)境熱阻 (RθJA) 為 23.2 °C/W，而采用 PWP 封裝時(shí)則為 25.2 °C/W。
假設(shè)環(huán)境溫度為 25°C，則采用 DDW 封裝時(shí)的結(jié)溫計(jì)算如下：
PWP 封裝的結(jié)溫計(jì)算方式如下 -
如節(jié) 8.2.4.2中所述，如需更準(zhǔn)確地計(jì)算該值，請(qǐng)考慮器件結(jié)溫對(duì) FET 導(dǎo)通電阻的影響，如節(jié) 6.6所示。
例如，
在 100.4 °C 結(jié)溫下，與 25°C 時(shí)的導(dǎo)通電阻相比，導(dǎo)通電阻可能會(huì)增加 1.3 倍。
導(dǎo)通損耗的初始估算值為 2.7W。
因此，導(dǎo)通損耗的新估算值為 2.7W × 1.3 = 3.51W。
因此，總功率損耗的新估算值為 4.058W。
采用 DDW 封裝時(shí)的結(jié)溫新估算值為 119.1 °C。
如進(jìn)行進(jìn)一步的迭代，則不太可能顯著增加結(jié)溫估算值。