ZHCSZ33 October 2025 DRV8311-Q1
PRODUCTION DATA
死區(qū)時(shí)間延遲和傳播延遲的差異可能導(dǎo)致 PWM 的輸出時(shí)序不匹配,從而導(dǎo)致占空比失真。為了適應(yīng) 表 9-2 中提到的各種輸入條件之間的傳播延遲差異,該器件集成了延遲補(bǔ)償特性。
延遲補(bǔ)償通過添加可變延遲時(shí)間 (tvar),使其與等于傳播延遲加驅(qū)動器死區(qū)時(shí)間 (tpd + tdead) 的預(yù)設(shè)目標(biāo)延遲時(shí)間相匹配,從而實(shí)現(xiàn)與進(jìn)出相位 (OUTx) 的電流的延遲時(shí)間匹配。當(dāng) DLYCMP_EN 位設(shè)置為 1 時(shí),DRV8311P/S-Q1 會自動配置該設(shè)置。