ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
為了獲得最佳性能，所有模擬輸入必須以差分方式對稱地路由到器件的差分輸入引腳。CMOS 輸出布線應(yīng)盡可能短，以減小加載 CMOS 輸出緩沖器的布線電容?？梢栽?CMOS 輸出數(shù)據(jù)布線周圍添加多個接地過孔，尤其是當(dāng)在多層上布線時。TI 建議匹配輸出數(shù)據(jù)布線的長度 (D[11:0]) 以減少數(shù)據(jù)位之間的偏移。
開關(guān)噪聲（由 CMOS 輸出數(shù)據(jù)轉(zhuǎn)換引起）會耦合到模擬輸入中并降低 SNR。由于模擬輸入通道中存在高增益，因此需要特別關(guān)注這種情況。通過在電路板布局布線中適當(dāng)?shù)胤蛛x模擬和數(shù)字區(qū)域，可以更大限度地減小耦合回模擬輸入的數(shù)字輸出。圖 8-10 展示了分別對模擬和數(shù)字部分進行布線的示例布局。此示例還在接地平面中使用了分割，以更大限度地減少環(huán)路進入模擬區(qū)域的數(shù)字電流。同時，請注意，模擬和數(shù)字接地在器件下方短接。如果電路板的模擬、數(shù)字和時鐘部分經(jīng)過干凈地分區(qū)，那么單個接地層便足以提供良好的性能。
該器件封裝包含一個外露焊盤。除了提供散熱路徑外，焊盤還在內(nèi)部連接至模擬接地。因此，必須將外露焊盤焊接到接地平面，以獲得出色的散熱和電氣性能。有關(guān)詳細(xì)信息，請參閱應(yīng)用手冊 QFN 布局指南 和 QFN/SON PCB 連接。圖 8-10 和圖 8-11 展示了摘自 AFE5401-Q1 EVM 用戶指南 的布局圖。