ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測量信息
- 7 詳細說明
- 8 應(yīng)用和實施
- 9 修訂歷史記錄
- 10器件和文檔支持
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購信息
5.9 時序要求：串行接口運行
除非另有說明，最小值規(guī)格適用于 TA = –40°C 至 TJ = +125°C 的整個溫度范圍、DRVDD = 3.3V、AVDD3 = 3.3V、AVDD18 = 1.8V、DVDD18 = 1.8V 且 SDOUT 上的 CLOAD = 5pF。
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| t1 | SCLK 周期 | 50 | ns | ||
| t2 | SCLK 高電平時間 | 20 | ns | ||
| t3 | SCLK 低電平時間 | 20 | ns | ||
| t4 | 數(shù)據(jù)建立時間 | 5 | ns | ||
| t5 | 數(shù)據(jù)保持時間 | 5 | ns | ||
| t6 | SEN 下降到 SCLK 上升 | 8 | ns | ||
| t7 | 最后一個 SCLK 上升沿至 SEN 上升沿之間的時間 | 8 | ns | ||
| t8 | 從 SCLK 下降沿到 SDOUT 有效的延遲 | 7 | 11 | 15 | ns |
A. tCLK = 1/fCLKIN
圖 5-1 輸出接口時序圖通過 RESET 引腳進行寄存器初始化需要 RESET 引腳上具有高電平脈沖。圖 5-2 展示了上電后復(fù)位的時序要求。
圖 5-2 復(fù)位時序
圖 5-3 串行接口寄存器寫入時序圖
圖 5-4 串行接口寄存器讀取時序圖