ZHCSXL5 December 2024 AFE5401-EP
PRODUCTION DATA
AFE5401-EP 是一款極低功耗、CMOS、單片、四通道、模擬前端 (AFE)。每個(gè)通道的信號(hào)路徑包含一個(gè)差分低噪聲放大器 (LNA)，后跟一個(gè)與差分抗混疊濾波器串聯(lián)的差分可編程增益放大器 (PGA)?？够殳B濾波器輸出由基于開關(guān)電容器架構(gòu)的 12 位流水線模數(shù)轉(zhuǎn)換器 (ADC) 進(jìn)行采樣。每個(gè) ADC 也可以通過片上緩沖器從 INIP_AUX、INIM_AUX 以差分方式驅(qū)動(dòng)（從而繞過 LNA、PGA 和抗混疊濾波器）。
通道中的每個(gè)塊均以最大 2VPP 的輸出擺幅運(yùn)行。每個(gè) PGA 的可編程增益范圍為 0dB 至 30dB，分辨率為 3dB。
輸入信號(hào)由采樣電路捕獲后，樣本將在時(shí)鐘上升沿由流水線 ADC 內(nèi)部的一系列低分辨率級(jí)依次進(jìn)行轉(zhuǎn)換。這些級(jí)的輸出在一個(gè)數(shù)字邏輯塊中組合形成最終的 12 位字，延遲為 10.5 個(gè) tAFE_CLK 時(shí)鐘周期。所有活動(dòng)通道的 12 位字都進(jìn)行多路復(fù)用，并作為并行 CMOS 電平輸出。除了數(shù)據(jù)流外，還輸出 CMOS 時(shí)鐘 (DCLK)。數(shù)字接收器（如數(shù)字信號(hào)處理器 (DSP)）必須使用該時(shí)鐘來鎖存 AFE 輸出并行 CMOS 數(shù)據(jù)。