ZHCU877B May 2021 – October 2023
- 1
- 摘要
- 商標(biāo)
- 1關(guān)鍵特性
- 2EVM 版本和組件型號(hào)
- 3重要使用說(shuō)明
-
4系統(tǒng)說(shuō)明
- 4.1 關(guān)鍵特性
- 4.2 功能方框圖
- 4.3 加電/斷電過(guò)程
- 4.4 外設(shè)和主要元件描述
-
5已知問(wèn)題
- 5.1 問(wèn)題 1：LP8733x LDO0 和 LDO1 超出最大輸出電容規(guī)范
- 5.2 問(wèn)題 2：LP8733x 輸出電壓為 0.9V，超出 AM64x VDDR_CORE 最大電壓規(guī)格 0.895V
- 5.3 問(wèn)題 3 - MMC0 上的 SDIO 器件需要注意布線長(zhǎng)度，以滿足接口時(shí)序要求
- 5.4 問(wèn)題 4 - 在壓力條件下的 LPDDR4 數(shù)據(jù)速率限制
- 5.5 問(wèn)題 5 - 垃圾字符
- 5.6 問(wèn)題 6 - 測(cè)試斷電信號(hào)懸空
- 5.7 問(wèn)題 7 - uSD 引導(dǎo)無(wú)法正常工作
- 6法規(guī)遵從性
- 7修訂歷史記錄
4.4.8.1 LPDDR4 接口
SK EVM 具有 2GB、16 位寬 LPDDR4 存儲(chǔ)器，運(yùn)行數(shù)據(jù)速率為每引腳 4226Mbps。使用 Micron 的 MT53E1G16D1FW-046 WT: A。LPDDR 存儲(chǔ)器采用板載安裝形式（單芯片），需要 1.1V，降低了功率需求。LPDDR4 器件需要 1.1V 的 I/O 功率和內(nèi)核 2 功率，以及 1.8V 的 DRAM 激活電源（內(nèi)核 1）。
LPDDR4 復(fù)位是由 SOC 控制的低電平有效信號(hào)，將該信號(hào)上拉可設(shè)置默認(rèn)有效狀態(tài)，也提供了下拉空間。一個(gè) 240Ω 電阻從 ZQ 引腳連接到 LPDDR4 器件的 1.1V 電源，SoC DDR0_CAL 引腳接地。
為 DQ、DQS 和 DM_n 信號(hào)提供了 ODT（片上終端）。該器件能夠提供三種不同的 ODT 模式：標(biāo)稱、動(dòng)態(tài)和 Park，終端值為：RTT (Park)、RTT (NOM) 和 RTT (WR)。圖 4-14 展示了 LPDDR4 和 AM64x 之間的 DDR 接口。
圖 4-14 LPDDR4 接口