ZHCSQ51 November 2023 MCF8329A
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 三相 BLDC 柵極驅(qū)動(dòng)器
- 7.3.2 柵極驅(qū)動(dòng)架構(gòu)
- 7.3.3 AVDD 線性穩(wěn)壓器
- 7.3.4 DVDD 穩(wěn)壓器
- 7.3.5 低側(cè)電流檢測(cè)放大器
- 7.3.6 器件接口模式
- 7.3.7 電機(jī)控制輸入選項(xiàng)
- 7.3.8 自舉電容器初始充電
- 7.3.9 在不同初始條件下啟動(dòng)電機(jī)
- 7.3.10 電機(jī)啟動(dòng)順序 (MSS)
- 7.3.11 閉環(huán)運(yùn)行
- 7.3.12 每安培最大扭矩 (MTPA) 控制
- 7.3.13 弱磁控制
- 7.3.14 電機(jī)參數(shù)
- 7.3.15 電機(jī)參數(shù)提取工具 (MPET)
- 7.3.16 防電壓浪涌 (AVS)
- 7.3.17 輸出 PWM 開(kāi)關(guān)頻率
- 7.3.18 主動(dòng)制動(dòng)
- 7.3.19 死區(qū)時(shí)間補(bǔ)償
- 7.3.20 電壓檢測(cè)調(diào)節(jié)
- 7.3.21 電機(jī)停止運(yùn)轉(zhuǎn)選項(xiàng)
- 7.3.22 FG 配置
- 7.3.23 直流總線電流限值
- 7.3.24
保護(hù)功能
- 7.3.24.1 PVDD 電源欠壓鎖定 (PVDD_UV)
- 7.3.24.2 AVDD 上電復(fù)位 (AVDD_POR)
- 7.3.24.3 GVDD 欠壓鎖定 (GVDD_UV)
- 7.3.24.4 BST 欠壓鎖定 (BST_UV)
- 7.3.24.5 MOSFET VDS 過(guò)流保護(hù) (VDS_OCP)
- 7.3.24.6 VSENSE 過(guò)流保護(hù) (SEN_OCP)
- 7.3.24.7 熱關(guān)斷 (OTSD)
- 7.3.24.8 硬件鎖定檢測(cè)電流限制 (HW_LOCK_ILIMIT)
- 7.3.24.9 鎖定檢測(cè)電流限制 (LOCK_ILIMIT)
- 7.3.24.10 電機(jī)鎖定 (MTR_LCK)
- 7.3.24.11 電機(jī)鎖定檢測(cè)
- 7.3.24.12 MPET 故障
- 7.3.24.13 IPD 故障
- 7.4 器件功能模式
- 7.5 外部接口
- 7.6 EEPROM 訪問(wèn)和 I2C 接口
- 7.7 EEPROM（非易失性）寄存器映射
- 7.8 RAM（易失性）寄存器映射
- 8 應(yīng)用和實(shí)施
- 9 電源相關(guān)建議
- 10布局
- 11器件和文檔支持
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- REE|36
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
7.3.7.1 模擬模式電機(jī)控制
可以通過(guò)將 SPEED_MODE 設(shè)置為 00b 來(lái)配置基于模擬輸入的電機(jī)控制。在該模式下，占空比命令 (DUTY_CMD) 因 SPEED/WAKE 引腳或 DACOUT/SOx/SPEED_ANA 引腳（可通過(guò) DAC_SOX_ANA_CONFIG 進(jìn)行配置）上的模擬電壓輸入 (VSPEED/WAKE) 而異。當(dāng) 0 < VSPEED/WAKE < VEN_SB 時(shí)，DUTY_CMD 將設(shè)置為零。當(dāng) VEN_SB < VSPEED/WAKE < VANA_FS 時(shí)，DUTY_CMD 隨 VSPEED/WAKE 呈線性變化，如圖 7-8 所示。當(dāng) VSPEED/WAKE > VANA_FS 時(shí)，DUTY_CMD 將鉗制為 100%。
DACOUT/SOx/SPEED_ANA 引腳用作模擬控制輸入時(shí)，SLEEP/WAKE 引腳可獨(dú)立用于控制睡眠或待機(jī)進(jìn)入和退出，如表 7-6 所述。
圖 7-8 模擬模式速度控制