ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
該器件具有內(nèi)置測試圖形發(fā)生器,可簡化 LVDS 輸出的調(diào)試和/或校準(zhǔn)。測試圖形發(fā)生器位于 DDC 之后,如圖 8-67 所示。
啟用測試圖形發(fā)生器(0x14A 中的寄存器 <TEST PATTERN>)會替換所有電流輸出數(shù)據(jù)樣本 - 正常 ADC 或抽取數(shù)據(jù)。所有通道的測試圖形都相同。測試圖形塊生成 20 位測試圖形,圖形自身由 <TEST PATTERN> 字段的值控制。
在抽取中,測試圖形塊默認(rèn)采用抽取的時(shí)鐘運(yùn)行,并且可以通過設(shè)置寄存器 0x14A 的 <PATTERN CLK> 字段切換到采用 FS 時(shí)鐘運(yùn)行。無法在低延遲工作模式下啟用測試圖形功能。
以下寄存器寫入可用于配置步長為 1 且輸出分辨率為 16 位的斜坡圖形。| ADDR | DATA | 說明 |
|---|---|---|
| 0x14A | 0x02 | 啟用具有自定義步長的斜坡圖形 |
| 0x14B | 0x10 | 步長為 16 LSB(在 20 位分辨率下),相當(dāng)于 16 位分辨率下的 1 LSB |