ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
SYSREF 輸入信號(hào)的上升沿應(yīng)與采樣時(shí)鐘的下降沿對(duì)齊,以更大限度地增加建立和保持時(shí)間。SYSREF 信號(hào)在采樣時(shí)鐘的上升沿加 60ps 時(shí)進(jìn)行內(nèi)部采樣。
ADC356x 包含一個(gè)內(nèi)部 SYSREF 監(jiān)測(cè)電路,用于檢測(cè)在 SYSREF 采樣時(shí)刻附近可能出現(xiàn)的 SYSREF 邏輯電平亞穩(wěn)態(tài)情況,該情況可能會(huì)導(dǎo)致不同器件之間出現(xiàn)錯(cuò)位情況。SYSREF 監(jiān)測(cè)電路通過(guò)檢測(cè) SYSREF 邏輯狀態(tài)轉(zhuǎn)換是否發(fā)生在采樣時(shí)鐘上升沿的 -60ps 至 +140ps 范圍內(nèi),從而提供有關(guān) SYSREF/時(shí)鐘失準(zhǔn)的信息。該電路用于檢測(cè)并觸發(fā)與以下匹配 SYSREF 窗口對(duì)應(yīng)的其中一個(gè) SYSREF XOR 標(biāo)志:
SYSREF 監(jiān)控寄存器會(huì)在 SYSREF 的每個(gè)上升沿更新。<SYSREF DET> 寄存器 (D6) 是粘滯寄存器(表示檢測(cè)到 SYSREF 邊沿),需要手動(dòng)清零。
圖 8-18 中的示例顯示了未對(duì)齊的 SYSREF 信號(hào),其中 SYSREF 信號(hào)的到達(dá)時(shí)間遠(yuǎn)遠(yuǎn)晚于采樣時(shí)鐘下降沿。在本例中,延遲的 SYSREF 信號(hào)在“B”和“C”觸發(fā)器之間切換,從而觸發(fā)了 XOR2 標(biāo)志。XOR 標(biāo)志在寄存器 0x140 中報(bào)告。在本例中,寄存器 0x140 讀回 0x62,如表 8-3 所示。
| ADDR | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|---|---|---|---|---|---|---|---|---|
| 0x140 | 0 | SYSREF DET | SYSREF OR | SYSREF X5 | SYSREF X4 | SYSREF X3 | SYSREF X2 | SYSREF X1 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |