ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
- 8 詳細說明
- 9 應用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
訂購信息
8.3.9.1 并行 LVDS (SDR) - 默認
并行 LVDS 用于抽取旁路模式。在 SDR LVDS 中，所有 16 位都使用 DCLK 的上升沿在 16 個 LVDS 通道上傳輸，如圖 8-56 所示。
通道 DOUT0/1/2 上的輸出數(shù)據(jù)可替換為：
- 通道 DOUT0/1/2 上的超范圍輸出 OVR，在寄存器 0x116 中進行配置
- 通道 DOUT0/1/2 上處于輸出擾頻模式下的 PRBS 位，在寄存器 0x116 中進行配置
- 僅通道 DOUT0 上的時間戳，在寄存器 0x162 中配置。當配置為 DOUT0 時，時間戳優(yōu)先于 OVR 和 SCR。
圖 8-56 SDR LVDS 模式下的輸出數(shù)據(jù)格式