ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
器件時鐘輸入必須與器件交流耦合，以提供額定性能。時鐘源必須具有低抖動（積分相位噪聲），以使 ADC 達(dá)到規(guī)定的 SNR 性能，尤其是在較高輸入頻率下運(yùn)行時。時鐘信號可以使用帶通濾波器進(jìn)行濾波，以消除部分寬帶時鐘噪聲。在多通道系統(tǒng)中，SYSREF 信號可以使用 LMK04828 或 LMK04832 器件生成。LMK 器件也可用作系統(tǒng)時鐘合成器。