ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
ADC3568 和 ADC3569 提供了多達(dá)四個(gè)數(shù)字下變頻器,如圖 8-21 所示。使用交叉點(diǎn)開關(guān)時(shí)進(jìn)行 SPI 寄存器寫入,可以連接四個(gè) DDC 中的任何一個(gè)。在單頻帶模式 (1 DDC) 下,支持的抽取為 /2 到 /32768。在 4 DDC 模式下,可能的最低抽取為 /8,如表 8-5 所示。該器件支持實(shí)數(shù)抽取(僅限單頻帶)和復(fù)數(shù)抽取。在實(shí)數(shù)抽取中,通帶約為 40%,而在復(fù)數(shù)抽取中,通帶約為 80%,如表 8-6 所示。
| DDC 數(shù)量 | 最小抽取率 | 最大抽取率 |
|---|---|---|
| 1 | /2 | /32768 |
| 2 | /4 | /32768 |
| 4 | /8 | /32768 |
| 抽取因子(復(fù)數(shù)) | 每個(gè) DDC 的復(fù)數(shù)輸出帶寬 | 每個(gè) DDC 的實(shí)數(shù)輸出帶寬 |
|---|---|---|
| N | 0.8 x FS / N | 0.4 x FS / N |
抽取通過設(shè)置 <COMMON DECIMATION> SPI 寄存器(0x169,D3-D0)來啟用。默認(rèn)情況下,該寄存器為“實(shí)數(shù)”抽取?!皬?fù)數(shù)”抽取通過寄存器<COMPLEX EN>(0x162,D2)啟用。