ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說明
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
訂購(gòu)信息
8.3.9.2 并行 LVDS (DDR)
并行 LVDS 用于抽取旁路模式。數(shù)據(jù)在 DCLK 的上升沿發(fā)送，而 0 在 DCLK 的下降沿發(fā)送，如圖 8-57 所示。
通道 DOUT0/1/2 上 ChA 的輸出數(shù)據(jù)可替換為：
- 通道 DOUT0/1/2 上的超范圍輸出 OVR，在寄存器 0x116 中進(jìn)行配置
- 通道 DOUT0/1/2 上處于輸出擾頻模式下的 PRBS 位，在寄存器 0x116 中進(jìn)行配置
- 僅通道 DOUT0 上的時(shí)間戳，在寄存器 0x162 中配置。當(dāng)配置為 DOUT0 時(shí)，時(shí)間戳優(yōu)先于 OVR 和 SCR。
圖 8-57 DDR LVDS 模式下的輸出數(shù)據(jù)格式