使用實(shí)數(shù)或復(fù)數(shù)抽取時(shí)，輸出數(shù)據(jù)會(huì)進(jìn)行串行化并使用更少的 LVDS 發(fā)送器進(jìn)行傳輸。幀時(shí)鐘 (FCLK) 用于標(biāo)記采樣的開始和停止，而數(shù)據(jù)位在數(shù)據(jù)時(shí)鐘 (DCLK) 的上升沿和下降沿輸出。幀時(shí)鐘在 DOUT0 上輸出，并且數(shù)據(jù)輸出最多有 15 個(gè) LVDS 通道可用。輸出接口映射始終始于通道 DOUT15。

在實(shí)際抽取中，僅支持單頻帶。

通道數(shù)和輸出數(shù)據(jù)速率可通過以下參數(shù)計(jì)算：

• R：輸出分辨率：16 位 = 1，32 位 = 2
• B：頻帶總數(shù)
• C：實(shí)數(shù)或復(fù)數(shù)抽取：實(shí)數(shù) = 1，復(fù)數(shù) = 2
• D：抽取因子
• FS：ADC 采樣時(shí)鐘頻率
• K = R x B x C
• L = 8 x K / D

如果 L < 1，則需要啟用 DCLK 輸出分頻器（0x590，D1）

SLVDS 幀組裝由 ADC 自動(dòng)執(zhí)行，并遵循以下方案：從通道 DOUT0 開始，且每個(gè)通道從 MSB 開始

下面詳細(xì)介紹了四個(gè)不同示例的幀組裝和計(jì)算。

示例 1：?jiǎn)晤l帶，/8 實(shí)數(shù)抽取，16 位輸出分辨率，F(xiàn)S = 500MSPS

• K = 1（R = 1，B = 1，C = 1）
• L = 8 x K / D = 8 x 1 / 8 = 1
• FCLK = FS / D = 500MSPS / 8 = 62.5MHz
• DCLK = 500MHz
• DOUT/通道 = 1Gbps

示例 1 的 SLVDS 幀組裝如圖 8-58 所示。單通道用于輸出數(shù)據(jù)。

圖 8-58 示例 1 的 SLVDS 幀組裝

示例 2：?jiǎn)晤l帶，/128 實(shí)數(shù)抽取，32 位輸出分辨率，F(xiàn)S = 500MSPS

• K = 2（R = 2，B = 1，C = 1）
• L = 8 x K / D = 8 x 2 / 128 = 1/8 => 使用一個(gè)通道。
• FCLK = FS / D = 500MSPS / 128 = 3.91MHz
• DCLK = 62.5MHz
• DOUT/通道 = 125Mbps

示例 2 的 SLVDS 幀組裝如圖 8-59 所示。使用單通道傳輸 32 位。

圖 8-59 示例 2 的 SLVDS 幀組裝

示例 3：雙頻帶，/8 復(fù)數(shù)抽取，16 位輸出分辨率，F(xiàn)S = 500MSPS

• K = 4（R = 1，B = 2，C = 2）
• L = 8 x K / D = 8 x 4 / 8 = 4
• FCLK = FS / D = 500MSPS / 8 = 62.5MHz
• DCLK = 500MHz
• DOUT/通道 = 1Gbps

示例 3 的 SLVDS 幀組裝如圖 8-60 所示。幀組裝從 DOUT15 開始，頻帶 0 的“I”樣本為 4 MSB。每個(gè)樣本通過 4 個(gè)通道進(jìn)行傳輸。

圖 8-60 示例 3 的 SLVDS 幀組裝

示例 4：雙頻帶，/256 復(fù)數(shù)抽取，32 位輸出分辨率，F(xiàn)S = 500MSPS

• K = 8（R = 2，B = 2，C = 2）
• L = 8 x K / D = 8 x 8 / 256 = 1/4 => 使用一個(gè)通道。
• FCLK = FS / D = 500MSPS / 256 = 1.95MHz
• DOUT/通道 = FS / D x 16 x K = 500MSPS / 256 x 16 x 8 = 250Mbps
• DCLK = 125MHz

示例 4 的 SLVDS 幀組裝如圖 8-61 所示。幀組裝僅使用 DOUT15，從頻帶 0 的 32 位“I”樣本開始，到頻帶 1 的 32 位“Q”樣本結(jié)束。

圖 8-61 示例 4 的 SLVDS 幀組裝