ZHCSTG6B July 2023 – April 2025 TPS25984
PRODUCTION DATA
電源正常狀態(tài)指示是一個高電平有效輸出,當器件處于穩(wěn)定狀態(tài)并且能夠提供最大功率時,該輸出被置為高電平有效以指示這種情況。
| 事件或條件 | FET 狀態(tài) | PG 引腳狀態(tài) | PG 延遲 |
|---|---|---|---|
欠壓 (VEN < VUVLO) | 關閉 | L | tPGD |
| VIN < VUVP | 關閉 | L | |
| VDD < VUVP | 關閉 | L | |
過壓 (VIN > VOVP) | 關閉 | L | tPGD |
穩(wěn)定狀態(tài) | 打開 | H | tPGA |
浪涌 | 打開 | L | tPGA |
瞬態(tài)過流 | 打開 | H | 不適用 |
斷路器(持續(xù)過流,隨后 ITIMER 到期) | 關閉 | L (MODE = H) H (MODE = L) | tPGD 不適用 |
快速跳變 | 關閉 | L (MODE = H) H (MODE = L) | tPGD 不適用 |
ILM 引腳開路 | 關閉 | L (MODE = H) H (MODE = L) | tITIMER + tPGD 不適用 |
ILM 引腳短路 | 關閉 | L (MODE = H) H (MODE = L) | tPGD 不適用 |
過熱 | 關斷 | L (MODE = H) H (MODE = L) | tPGD 不適用 |
上電后,PG 最初被拉至低電平。器件啟動一個浪涌序列,在此序列中,柵極驅(qū)動器電路開始從內(nèi)部電荷泵對柵極電容充電。當 FET 柵極電壓達到完全過驅(qū)時(指示浪涌序列已完成并且器件能夠提供全功率),PG 引腳在抗尖峰脈沖時間 (tPGA) 后被置為高電平有效。
在正常運行期間,如果在任何時候關斷 FET,PG 會置為無效。PG 置為無效抗尖峰脈沖時間為 tPGD。
圖 7-8 TPS25984x PG 時序圖當器件未通電時,PG 引腳應保持低電平。不過,在這種情況下,沒有有源下拉來將該引腳一直驅(qū)動至 0V。如果 PG 引腳被上拉至即使器件未通電也存在的獨立電源,則此引腳上可能會出現(xiàn)一個小電壓,具體取決于引腳灌電流,這是上拉電源電壓和電阻的函數(shù)。盡可能減小灌電流,以使該引腳電壓保持在足夠低的水平,使得在此情況下不會被相關的外部電路檢測為邏輯高電平。
該器件在輔助模式下 (MODE = GND) 與并聯(lián)鏈中用作主器件的另一個 TPS25984 器件一起使用時,會在啟動期間控制 PG 置位操作,但器件達到穩(wěn)定狀態(tài)后,不再控制 PG 取消置位操作。有關更多詳細信息,請參閱 模式選擇 (MODE)。