ZHCSXK6 November 2024 LMK5C22212AS1
ADVANCE INFORMATION
DPLL 持續(xù)監(jiān)控基準輸入以獲取有效的輸入時鐘。當檢測到至少一個有效的輸入時鐘時,PLL 通道會退出自由運行模式或保持模式,并通過 DPLL 啟動鎖獲取。LMK5C22212AS1 支持 Fastlock 功能,其中 DPLL 會臨時啟用更寬的環(huán)路帶寬以減少鎖定時間。當鎖獲取完成后,環(huán)路帶寬將設置為正常配置的環(huán)路帶寬設置 (BWDPLL)。