ZHCSXK6 November 2024 LMK5C22212AS1
ADVANCE INFORMATION
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測(cè)量信息
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說(shuō)明
- 7.3.1 振蕩器輸入 (XO)
- 7.3.2 基準(zhǔn)輸入
- 7.3.3 時(shí)鐘輸入連接和端接
- 7.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 7.3.5 無(wú)中斷切換
- 7.3.6 基準(zhǔn)輸入上的間隙時(shí)鐘支持
- 7.3.7 輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 7.3.8
PLL 關(guān)系
- 7.3.8.1 PLL 頻率關(guān)系
- 7.3.8.2 模擬 PLL（APLL1、APLL2）
- 7.3.8.3 APLL 參考路徑
- 7.3.8.4 APLL 反饋分頻器路徑
- 7.3.8.5 APLL 環(huán)路濾波器（LF1、LF2）
- 7.3.8.6 APLL 壓控振蕩器（VCO1、VCO2）
- 7.3.8.7 APLL VCO 時(shí)鐘分配路徑
- 7.3.8.8 DPLL 基準(zhǔn) (R) 分頻器路徑
- 7.3.8.9 DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
- 7.3.8.10 DPLL 環(huán)路濾波器 (DLF)
- 7.3.8.11 DPLL 反饋 (FB) 分頻器路徑
- 7.3.9 輸出時(shí)鐘分配
- 7.3.10 輸出源多路復(fù)用器
- 7.3.11 輸出通道多路復(fù)用器
- 7.3.12 輸出分頻器 (OD)
- 7.3.13 輸出延遲
- 7.3.14 時(shí)鐘輸出
- 7.3.15 LOL 期間輸出自動(dòng)靜音
- 7.3.16 無(wú)毛刺輸出時(shí)鐘啟動(dòng)
- 7.3.17 時(shí)鐘輸出連接和端接
- 7.3.18 輸出同步 (SYNC)
- 7.3.19 零延遲模式 (ZDM)
- 7.3.20 DPLL 可編程相位延遲
- 7.3.21 歷時(shí)計(jì)數(shù)器 (TEC)
- 7.4 器件功能模式
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購(gòu)信息
7.3.7.2.5 1PPS 輸入的相位有效監(jiān)控器
相位有效監(jiān)控器專(zhuān)為 1PPS 輸入驗(yàn)證而設(shè)計(jì)，因?yàn)轭l率和窗口檢測(cè)器不支持這種低頻。相位有效監(jiān)控器使用窗口檢測(cè)器來(lái)驗(yàn)證在標(biāo)稱(chēng)時(shí)鐘周期 (TIN) 加上可編程抖動(dòng)閾值 (TJIT) 內(nèi)到達(dá)的 1PPS 輸入脈沖。當(dāng)輸入脈沖在計(jì)數(shù)器窗口 (TV) 內(nèi)到達(dá)時(shí)，脈沖被視為有效，并會(huì)清除相位有效標(biāo)志。當(dāng)輸入脈沖未在 TV 之前到達(dá)（由于脈沖缺失或延遲）時(shí)，則會(huì)立即設(shè)置標(biāo)志以認(rèn)定輸入不合格。TJIT 必須設(shè)置為大于最壞情況下的輸入周期間抖動(dòng)。
相位有效寄存器設(shè)置對(duì)于 1PPS ppm 誤差閾值檢測(cè)也有效。請(qǐng)注意，TJIT 還會(huì)影響最壞情況下允許的 ppm 誤差。例如：High_Jitter_Freq = 1/(TIN - TJIT)，則最大輸入允許的 ppm 誤差 = (High_Jitter_Freq - Expected_Freq) / Expected_Freq × 1e6。
圖 7-18 1PPS 輸入窗口檢測(cè)器示例