每個(gè) APLL 都有一個(gè)后分頻器，可提供一個(gè)在方程式 6 或方程式 7 中計(jì)算的 VCO 后分頻器頻率。最終輸出頻率通過從 VCO 后分頻器頻率和輸出分頻中分離而計(jì)算得出，如方程式 8 中的計(jì)算。對(duì)于每個(gè)輸出，輸出頻率取決于所選的 APLL 時(shí)鐘源和輸出分頻器值。
方程式 6. APLL2 selected: fPOST_DIV = fVCO2 / PnAPLL2
方程式 7. APLL1 selected: fPOST_DIV = fVCO1 / PnAPLL1
方程式 8. OUT[0:11]: fOUTx = fPOST_DIV / ODOUTx
其中
- fPOST_DIV：輸出多路復(fù)用器源頻率（APLL2 或 APLL1 后分頻器時(shí)鐘）
- PnAPLL2：APLL2 主“P1”后分頻值（2 至 13）或輔助“P2”后分頻值（2 至 3）
- PnAPLL1：APLL1 后分頻值（1 至 8）
- fOUTx：輸出時(shí)鐘頻率（x = 0 至 15）
- ODOUTx：OUTx 輸出旁路或分頻器值。所有輸出都具有值為 1 至 (212 - 1) 的 12 位分頻器。除 OUT2 和 OUT3 之外的所有輸出都可以選擇在 12 位分頻器之后添加一個(gè) 20 位 SYSREF 分頻器，當(dāng) SYSREF 輸出設(shè)置為連續(xù)輸出時(shí)，這個(gè) SYSREF 分頻器可用于產(chǎn)生 1PPS 或其他低于 1Hz 的頻率。