ZHCSLI3A July 2020 – July 2025 CDCE6214
PRODUCTION DATA
PLL 的基準(zhǔn)時(shí)鐘被饋送到引腳 1 (SECREF_P) 和 2 (SECREF_N) 或引腳 5 (PRIREF_P) 和 6 (PRIREF_N)。有多個(gè)輸入級(jí)來適應(yīng)各種時(shí)鐘基準(zhǔn)。引腳 1 和 2 可用于跨時(shí)鐘連接 XTAL，或提供外部單端 LVCMOS 時(shí)鐘或差分時(shí)鐘?？梢酝ㄟ^寄存器編程來選擇這些模式。選擇差分模式時(shí)，會(huì)向引腳施加適當(dāng)?shù)钠?。在差分模式下，需要使用外部交流耦合電容器。?dāng)選擇 XTAL 或 LVCMOS 模式時(shí)，偏置電路將斷開。引腳 5 和 6 可用于提供外部單端 LVCMOS 時(shí)鐘或差分時(shí)鐘。
基準(zhǔn)多路復(fù)用器選擇 PLL 的基準(zhǔn)時(shí)鐘。通過設(shè)置 REFSEL 引腳 = L，可以選擇 SECREF 輸入，而通過設(shè)置 REFSEL 引腳 = H，可以選擇 PRIREF 輸入。或者，這可以通過寄存器設(shè)置進(jìn)行配置。
| 寄存器位地址 | 寄存器位字段名稱 | 值 | 說明 |
|---|---|---|---|
| R2[1:0] | REFSEL_SW | 0h 或 1h | 通過引腳 4 (REFSEL) 控制輸入基準(zhǔn)多路復(fù)用器 |
| （默認(rèn)值：0h） | 2h | 選擇引腳 1/引腳 2 SECREF 輸入。這與引腳 4 的狀態(tài)無(wú)關(guān)。 | |
| 3h | 選擇引腳 5/引腳 6 PRIREF 輸入。這與引腳 4 的狀態(tài)無(wú)關(guān)。 | ||
| R24[1:0] | IP_SECREF_BUF_SEL | 0h | 啟用 XO。對(duì) SECREF 引腳有效。 |
| （默認(rèn)值：0h） | 1h | 啟用 LVCMOS 緩沖器。對(duì) SECREF 引腳有效。 | |
| 2h 或 3h | 啟用差分緩沖器。對(duì) SECREF 引腳有效。 | ||
| R24[15] | IP_PRIREF_BUF_SEL | 0h | 啟用 LVCMOS 緩沖器。對(duì) PRIREF 引腳有效。 |
| （默認(rèn)值：0h） | 1h | 啟用差分緩沖器。對(duì) PRIREF 引腳有效。 |
可以使用基準(zhǔn)分頻器或時(shí)鐘倍頻器來進(jìn)一步對(duì) PLL 的基準(zhǔn)時(shí)鐘進(jìn)行倍頻 (2x) 或分頻。IP_RDIV[7:0] 可用于設(shè)置分頻器的值。將 IP_RDIV[7:0] 設(shè)置為 00h 可啟用倍頻器。
來自基準(zhǔn)塊的輸出時(shí)鐘可以旁路至 OUT0 和其他輸出通道。可以在輸入時(shí)鐘或 PFD 時(shí)鐘之間選擇旁路時(shí)鐘。請(qǐng)參閱 表 7-9。
SECREF_P 和 SECREF_N 引腳提供晶體振蕩器級(jí)來驅(qū)動(dòng) 10MHz 至 50MHz 范圍內(nèi)的基本模式晶體。晶體輸入級(jí)集成了高達(dá) 9pF 的可調(diào)負(fù)載電容器陣列，并可通過 R24[12:8] 進(jìn)行編程。可通過 R24[5:2] 對(duì)振蕩器的驅(qū)動(dòng)能力進(jìn)行編程。
LVCMOS 輸入緩沖器閾值電壓遵循 VDD_REF。該器件可用作電平轉(zhuǎn)換器，因?yàn)檩敵鼍哂袉为?dú)的電源。