ZHCSLI3A July   2020  – July 2025 CDCE6214

PRODUCTION DATA  

1.   1
2. 1 特性
3. 2 應用
4. 3 說明
5. 4 引腳配置和功能
6. 5 規(guī)格
   1. 5.1  絕對最大額定值
   2. 5.2  ESD 等級
   3. 5.3  建議運行條件
   4. 5.4  熱性能信息
   5. 5.5  EEPROM 特性
   6. 5.6  基準輸入，單端特性
   7. 5.7  基準輸入，差分特性
   8. 5.8  基準輸入，晶體模式特性
   9. 5.9  通用輸入特性
   10. 5.10 三電平輸入特性
   11. 5.11 邏輯輸出特性
   12. 5.12 鎖相環(huán)特性
   13. 5.13 閉環(huán)輸出抖動特性
   14. 5.14 輸入和輸出隔離
   15. 5.15 緩沖模式特性
   16. 5.16 PCIe 展頻發(fā)生器
   17. 5.17 LVCMOS 輸出特性
   18. 5.18 LP-HCSL 輸出特性
   19. 5.19 LVDS 輸出特性
   20. 5.20 輸出同步特性
   21. 5.21 上電復位特性
   22. 5.22 與 I2C 兼容的串行接口特性
   23. 5.23 時序要求，與 I2C 兼容的串行接口
   24. 5.24 電源特性
   25. 5.25 典型特性
7. 6 參數測量信息
   1. 6.1 基準輸入
   2. 6.2 輸出
   3. 6.3 串行接口
   4. 6.4 PSNR 測試
   5. 6.5 時鐘連接和端接
      1. 6.5.1 基準輸入
      2. 6.5.2 輸出
8. 7 詳細說明
   1. 7.1 概述
   2. 7.2 功能方框圖
   3. 7.3 特性說明
      1. 7.3.1 基準塊
         1. 7.3.1.1 零延遲模式，內部和外部路徑
      2. 7.3.2 鎖相環(huán) (PLL)
         1. 7.3.2.1 PLL 配置和分頻器設置
         2. 7.3.2.2 擴頻時鐘
         3. 7.3.2.3 數字控制振蕩器和頻率遞增或遞減 - 串行接口模式和 GPIO 模式
      3. 7.3.3 時鐘分配
         1. 7.3.3.1 無毛刺運行
         2. 7.3.3.2 分頻器同步
         3. 7.3.3.3 全局和單獨輸出使能
      4. 7.3.4 電源和電源管理
      5. 7.3.5 控制引腳
   4. 7.4 器件功能模式
      1. 7.4.1 運行模式
         1. 7.4.1.1 回退模式
         2. 7.4.1.2 引腳模式
         3. 7.4.1.3 串行接口模式
   5. 7.5 編程
      1. 7.5.1 I2C 串行接口
      2. 7.5.2 EEPROM
         1. 7.5.2.1 EEPROM - 循環(huán)冗余校驗
         2. 7.5.2.2 建議的編程過程
         3. 7.5.2.3 EEPROM 訪問
            1. 7.5.2.3.1 寄存器提交流程
            2. 7.5.2.3.2 直接訪問流程
         4. 7.5.2.4 寄存器位到 EEPROM 映射
9. 8 應用和實施
   1. 8.1 應用信息
   2. 8.2 典型應用
      1. 8.2.1 設計要求
      2. 8.2.2 詳細設計過程
      3. 8.2.3 應用曲線
   3. 8.3 電源相關建議
      1. 8.3.1 上電序列
      2. 8.3.2 去耦合
   4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
10. 9 器件和文檔支持
    1. 9.1 器件支持
       1. 9.1.1 開發(fā)支持
       2. 9.1.2 器件命名規(guī)則
    2. 9.2 文檔支持
       1. 9.2.1 相關文檔
    3. 9.3 接收文檔更新通知
    4. 9.4 支持資源
    5. 9.5 商標
    6. 9.6 靜電放電警告
    7. 9.7 術語表
11. 10修訂歷史記錄
12. 11機械、封裝和可訂購信息