ZHCSLI3A July 2020 – July 2025 CDCE6214
PRODUCTION DATA
超低功耗時鐘發(fā)生器由多個 LVCMOS 輸入引腳控制。
HW_SW_CTRL 引腳用作 EEPROM 頁面選擇。CDCE6214 時鐘發(fā)生器包含兩頁配置設(shè)置。在器件上電后對該引腳的電平進行采樣。低電平選擇第零頁。高電平選擇第一頁。HW_SW_CTRL 引腳是三電平輸入引腳。該第三個電壓電平由內(nèi)部分壓器自動施加。中電平用于選擇啟用串行接口的內(nèi)部默認值。
PDN/SYNCN（引腳 8）、SCL（引腳 12）和 SDA（引腳 19）具有輔助功能，可以充當通用輸入和輸出 (GPIO)。這意味著串行接口或 GPIO 功能都可以處于活動狀態(tài)。
PDN/SYNCN 重置內(nèi)部電路，用于初始上電序列。該引腳可重新配置，以用作同步輸入。當 SYNCN 為低電平時，差分輸出保持靜音狀態(tài)。當 SYNCN 為高電平時，輸出有效。
當 SSC_EN 位設(shè)置為 1 時，無論引腳處于何種狀態(tài)，都會啟用 SSC。
當 SSC_EN 位設(shè)置為 0 時，SSC 功能可由 GPIO 引腳控制。這僅限于在啟用 SSC（GPIOx =高電平）的情況下啟動，然后通過將 GPIOx 引腳拉至低電平來禁用。
| 引腳編號 | 名稱 | 類型 | 2-LEVEL INPUT | 3-LEVEL INPUT | 輸出 | 終端 |
|---|---|---|---|---|---|---|
| 23 | HW_SW_CTRL | 輸入 | - | 是 | - | PUPD |
| 20 | GPIO1 | 輸入/輸出 | 是 | - | 是 | - |
| 19 | GPIO2 | 輸入/輸出 | 是 | - | 是 | I2C 模式下的開漏 I/O，CMOS（輸入） |
| 12 | GPIO3 | 輸入 | 是 | - | - | - |
| 11 | GPIO4 | 輸入/輸出 | 是 | - | 是 | - |
| 8 | PDN | 輸入 | 是 | - | - | PU（輸入時） |
| 4 | REFSEL | 輸入 | - | 是 | - | PUPD |
| 縮寫 | 類型 | 說明 |
|---|---|---|
| FREQ_INC | 輸入 | 頻率遞增；使 MASH 分子遞增 |
| FREQ_DEC | 輸入 | 頻率遞減；使 MASH 分子遞減 |
| OE（全局） | 輸入 | 啟用或禁用所有差分輸出 Y[4:1]（旁路不受影響） |
| SSC_EN | 輸入 | 啟用或禁用 SSC。 |
| OE1 | 輸入 | 啟用或禁用 OUT1 |
| OE2 | 輸入 | 啟用或禁用 OUT2 |
| OE3 | 輸入 | 啟用或禁用 OUT3 |
| OE4 | 輸入 | 啟用或禁用 OUT4 |
| PLL_LOCK | 輸出 | PLL 鎖定狀態(tài)。0 = PLL 解鎖；1 = 表示 PLL 處于鎖定狀態(tài) |