精品人妻无码一区二区三区VOD,无码日日爽夜夜爽

ZHCSLI3A July 2020 – July 2025 CDCE6214

PRODUCTION DATA

封裝選項(xiàng)

機(jī)械數(shù)據(jù) (封裝 | 引腳)

RGE|24
- MPQF124G

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

RGE|24
- QFND593

訂購信息

7.3.2 鎖相環(huán) (PLL)

CDCE6214 具有完全集成的鎖相環(huán) (PLL) 電路。在相位頻率檢測(cè)器中比較基準(zhǔn)相位和內(nèi)部反饋相位之間的誤差。比較結(jié)果被饋送到連接至集成環(huán)路濾波器的電荷泵。環(huán)路濾波器產(chǎn)生的控制電壓可調(diào)節(jié)內(nèi)部壓控振蕩器 (VCO)。VCO 的頻率通過反饋分頻器（N 計(jì)數(shù)器）反饋回至 PFD。

整數(shù)和分?jǐn)?shù) N PLL 工作模式。
分?jǐn)?shù)模式下的一階、二階或三階 MASH 操作。
24 位分子和分母可用于生成頻率精度為 0ppb 的分?jǐn)?shù)頻率。
PFD 的工作頻率介于 1MHz 和 100MHz 之間。
活動(dòng)鎖定檢測(cè)器（R7[0] 或 GPIO 中的 PLL_LOCK）提供 PLL 鎖定狀態(tài)（在分?jǐn)?shù)模式下和 SSC 啟用時(shí)，必須加寬鎖定檢測(cè)窗口。R50[10:8] = 7h）。此外，粘性位鎖定檢測(cè) (R7[1]) 可檢測(cè)是否存在任何暫時(shí)的鎖定丟失。
集成可選環(huán)路濾波器元件。
對(duì)于 25MHz PFD 頻率，可以實(shí)現(xiàn)介于 100kHz 和 1.6MHz 之間的 PFD 帶寬，以優(yōu)化 PLL 至輸入基準(zhǔn)。
壓控振蕩器 (VCO) 的范圍為 2335MHz 至 2615MHz。
支持 0.25% 和 0.5% 中心和向下展頻時(shí)鐘 (SSC) 生成。此外，VCO 還支持 100MHz 時(shí)高達(dá) 0.5% 的 SSC 基準(zhǔn)，用于 PCIe 時(shí)鐘。

表 7-3 通用時(shí)鐘發(fā)生器環(huán)路濾波器設(shè)置

f_VCO（以 MHz 為單位）	f_PFD（以 MHz 為單位）	帶寬（以 MHz 為單位）	相位裕度（以 ° 為單位）	阻尼因子	I_CP（以 mA 為單位）	C_Pcap（以 pF 為單位）	R_Res（以 kΩ 為單位）	C_Zcap（以 pF 為單位）
2400	25	0.469	70	0.5	0.60	16.1	2.5	580
2400	50	0.938	70	2	0.60	8.2	2.5	276
2400	100	1.60	70	0.5	0.80	8.2	2.5	303
2457.6	61.44	1.04	70	1.15	0.60	9.2	2.0	331
2500	25	0.49	70	0.4	0.60	13.5	2.5	497
2500	50	0.93	70	1.0	0.60	11.7	2.5	386
2400	50	400	65	0.1	0.40	11.7	1.5	636

表 7-4 通用 PLL 分頻器設(shè)置⁽¹⁾

輸入頻率（以 MHz 為單位）	f_PFD（以 MHz 為單位）	輸出頻率（以 MHz 為單位）	f_VCO	N 計(jì)數(shù)器分頻器值	分子	分母	PSA	輸出分頻器
25	50	100	2400	48	不適用	不適用	4	6
25	25	100	2400	96	不適用	不適用	4	6
25	50	156.25	2500	50	不適用	不適用	4	4
25	25	25	2400	96	不適用	不適用	4	24
25	25	24.576	2457.6	98	5071614	16682942	4	25
25	25	148.5	2376	95	664983	16624579	4	4

(1) 分?jǐn)?shù)模式設(shè)置基于 0.1ppm 的 DCO 模式階躍大小