ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 采樣動態(tài) | ||||||
| tCONV | 每個 ADC 的轉換時間 | 半時鐘模式 | 17.5 | tCLK | ||
| 全時鐘模式 | 35 | |||||
| tACQ | 采集時間 | 半時鐘模式 | 2 | tCLK | ||
| 全時鐘模式 | 4 | |||||
| tA | 孔徑延遲 | 6 | ns | |||
| tA 匹配 | 50 | ps | ||||
| 孔徑抖動 | 50 | ps | ||||
| SPI 接口時序 | ||||||
| tD1 | CONVST 上升沿至 BUSY 高電平延遲(1) | 2.3V ≤ DVDD ≤ 3.6V | 19 | ns | ||
| 4.5V ≤ DVDD ≤ 5.5V | 16 | |||||
| tD2 | 時鐘第 18 個下降沿（半時鐘模式）或第 24 個上升沿（全時鐘模式）至 BUSY 低電平延遲 | 2.3V ≤ DVDD ≤ 3.6V | 25 | ns | ||
| 4.5V ≤ DVDD ≤ 5.5V | 20 | |||||
| tD3 | 半時鐘模式下時鐘上升沿至下一個數據有效延遲 | 2.3V ≤ DVDD ≤ 3.6V | 14 | ns | ||
| 4.5V ≤ DVDD ≤ 5.5V | 12 | |||||
| tH3 | 輸出數據至時鐘上升沿保持時間，半時鐘模式 | 3 | ns | |||
| tD4 | 時鐘下降沿至下一個數據有效延遲，全時鐘模式 | 19 | ns | |||
| tH4 | 輸出數據至時鐘下降沿保持時間，全時鐘模式 | 7 | ns | |||
| tD5 | RD 下降沿至第一個數據有效 | 2.3V ≤ DVDD ≤ 3.6V | 16 | ns | ||
| 4.5V ≤ DVDD ≤ 5.5V | 12 | ns | ||||
| tD6 | CS 上升沿至 SDOx 三態(tài)延遲 | 6 | ns | |||
| 內部電壓基準 | ||||||
| tREFON | 基準輸出穩(wěn)定時間 | CREF = 22μF | 8 | ms | ||