ZHCST23 December 2024 ADC168M102R-SEP
PRODUCTION DATA
全時鐘模式下，能夠在 1μs 內(nèi)完成數(shù)據(jù)轉(zhuǎn)換與結(jié)果讀取。整個周期需要 40 個時鐘。到達 RD 下降沿時，第一個輸出位可用。該模式下，隨著時鐘下降沿刷新，后續(xù)的輸出數(shù)據(jù)位也會不斷刷新。
在 4.5V 至 5.5V 的 AVDD 電源范圍以內(nèi)和 2.3V 至 3.6V 的 DVDD 數(shù)字電源范圍以內(nèi)使用全時鐘模式。全時鐘模式下、內(nèi)部 FIFO 被禁用。