ZHCY181 October 2021 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S
穩(wěn)定時(shí)間描述的是修改輸入代碼之后 DAC 輸出達(dá)到已知且有用電平的速度。如果將 DAC 用作靜態(tài)基準(zhǔn)電平，則穩(wěn)定時(shí)間可能只是在系統(tǒng)初始化期間適用一次的次要考慮因素。對(duì)于需要?jiǎng)討B(tài) DAC 輸出的系統(tǒng)，穩(wěn)定時(shí)間可能是滿足實(shí)時(shí)期限的主要考慮因素。
圖 9-9 顯示了在時(shí)間 T0 處更改輸入 DAC 代碼之前 V0 的預(yù)處理 DAC 輸出。新 DAC 代碼的目標(biāo)輸出值為 V2，將需要一定量的完整穩(wěn)定時(shí)間 (T2 - T0) 才能達(dá)到。在 T0 至 T2 的時(shí)間內(nèi)，DAC 輸出通常被描述為不穩(wěn)定。
如果認(rèn)為完整的穩(wěn)定時(shí)間 (T2 - T0) 對(duì)于實(shí)際使用來(lái)說(shuō)太慢，則可以為中等穩(wěn)定時(shí)間 (T1 - T0) 提供有界的穩(wěn)定誤差預(yù)期 (V1 - V2)。