ZHCADM8A October 2023 – May 2024 TAA5212 , TAA5242 , TAC5111 , TAC5112 , TAC5142 , TAC5211 , TAC5212 , TAC5242
2.1 差分交流耦合配置
在交流耦合差分輸入配置中，使用以下器件寄存器設(shè)置，并為 IN1P/M 提供相應(yīng)的輸入波形以實(shí)現(xiàn)滿量程擺幅。針對不同的輸入阻抗和共模容差設(shè)置 B0_P0_R80 (0x50) 和 B0_P0_R85 (0x55)，更改第 13 行和 14 行中的寄存器設(shè)置。以下各圖基于輸入阻抗為 5kΩ 的模式 0。
圖 2-1 差分交流耦合寄存器設(shè)置
圖 2-2 -1dBrG (0dBrG = 2Vrms) 時的差分交流耦合輸入擺幅此處提供了 100mVpp 共模設(shè)置下的頻率圖，描繪了 -60dBrG 輸入時的動態(tài)范圍和輸入交流信號短接至地時的 SNR。對于 2 種不同的共模容差，可以得到類似的圖。
圖 2-3 -60dBrG 輸入時的差分交流耦合動態(tài)范圍
圖 2-4 輸入交流信號短接至地時的 SNR
圖 2-3 -60dBrG 輸入時的差分交流耦合動態(tài)范圍圖 2-4 輸入交流信號短接至地時的 SNR表 2-2 總結(jié)了三種不同通用容差根據(jù)不同軟件控制器件型號的輸入阻抗表現(xiàn)出的性能。表 2-3 總結(jié)了僅在差分交流耦合中支持 5KΩ 輸入阻抗的硬件引腳控制器件的性能。
表 2-2 交流耦合性能總結(jié) - 軟件控制器件
| DR (dB) | SNR (dB) | THDN（-1dBrG 時） | ||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| HCMT 模式 | Zin | TAC521x | TAC511x | TAA521x | TAC521x | TAC511x | TAA521x | TAC521x | TAC511x | TAA521x |
| 0 | 5K | 118 | 103 | 118 | 118 | 103 | 118 | -95 | -91 | -95 |
| 10K | 113 | 103 | 113 | 113 | 103 | 113 | -102 | -91 | -102 | |
| 40K | 101 | 103 | 102 | 102 | 103 | 102 | -97 | -91 | -97 | |
| 1 | 5K | 116 | 102 | 116 | 116 | 102 | 116 | -95 | -91 | -95 |
| 10K | 112 | 102 | 112 | 112 | 102 | 112 | -102 | -91 | -102 | |
| 40K | 100 | 102 | 101 | 101 | 102 | 101 | -96 | -91 | -97 | |
| 2 | 5K | 113 | 101 | 113 | 113 | 101 | 113 | -95 | -91 | -95 |
| 10K | 109 | 101 | 109 | 109 | 101 | 109 | -101 | 91 | -101 | |
| 40K | 99 | 101 | 100 | 100 | 101 | 100 | -96 | -91 | -96 | |
表 2-3 交流耦合性能總結(jié) - 硬件控制器件
| DR (dB) | SNR (dB) | THDN（-1dBrG 時） | ||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| MD5-MD4 | Zin | TAC5242 | TAC5142 | TAA5242 | TAC5242 | TAC5142 | TAA5242 | TAC5242 | TAC5142 | TAA5242 |
| 00 | 5K | 117 | 101 | 117 | 117 | 101 | 117 | -95 | -91 | -95 |