ZHCSIS7E September 2018 – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
- 8 詳細(xì)說明
-
9 應(yīng)用和實(shí)施
- 9.1 應(yīng)用信息
- 9.2
典型應(yīng)用
- 9.2.1 設(shè)計(jì)要求
- 9.2.2 詳細(xì)設(shè)計(jì)過程
- 9.2.3 應(yīng)用曲線
- 10電源相關(guān)建議
- 11布局
- 12器件和文檔支持
- 13修訂歷史記錄
- 14機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DWK|14
- DW|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DW|16
訂購信息
5.1 引腳配置和功能
圖 5-1 DW 封裝16 引腳 SOIC頂視圖
圖 5-2 DWK 封裝14 引腳 SOIC頂視圖表 5-1 引腳功能
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| DIS | 5 | I | 設(shè)置為高電平時(shí)會(huì)同時(shí)禁用兩個(gè)驅(qū)動(dòng)器輸出，而設(shè)置為低電平時(shí)則會(huì)啟用輸出。為了實(shí)現(xiàn)更好的抗噪性能，如果不使用該引腳，則建議將其接地。連接到遠(yuǎn)距離微控制器時(shí)，可靠近 DIS 引腳放置約為 1nF 的低 ESR/ESL 電容器進(jìn)行旁路。 |
| DT | 6 | I | DT 引腳配置：
|
| GND | 4 | P | 初級側(cè)地基準(zhǔn)。初級側(cè)的所有信號都以該地為基準(zhǔn)。 |
| INA | 1 | I | A 通道的輸入信號。INA 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時(shí)在內(nèi)部被拉至低電平。為了實(shí)現(xiàn)更好的抗噪性能，如果不使用該引腳，則建議將其接地。 |
| INB | 2 | I | B 通道的輸入信號。INB 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時(shí)在內(nèi)部被拉至低電平。為了實(shí)現(xiàn)更好的抗噪性能，如果不使用該引腳，則建議將其接地。 |
| NC | 7 | — | 無內(nèi)部連接。此引腳可保持懸空、連接至 VCCI 或連接至 GND。 |
| NC | 12 | — | 無內(nèi)部連接。建議保持懸空，以根據(jù)需要實(shí)現(xiàn)從驅(qū)動(dòng)器 A 到驅(qū)動(dòng)器 B 爬電距離的最大化。SOIC-14 DWK 封裝中移除了引腳 12 和引腳 13。 |
| 13 | |||
| OUTA | 15 | O | 驅(qū)動(dòng)器 A 的輸出。連接到 A 通道 FET 或 IGBT 的柵極。 |
| OUTB | 10 | O | 驅(qū)動(dòng)器 B 的輸出。連接到 B 通道 FET 或 IGBT 的柵極。 |
| VCCI | 3 | P | 初級側(cè)電源電壓。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 GND）。 |
| VCCI | 8 | P | 此引腳在內(nèi)部短接至引腳 3。 最好選擇旁路引腳 3-4，而不是引腳 8-4。 |
| VDDA | 16 | P | 驅(qū)動(dòng)器 A 的次級側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 VSSA）。 |
| VDDB | 11 | P | 驅(qū)動(dòng)器 B 的次級側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 VSSB）。 |
| VSSA | 14 | P | 次級側(cè)驅(qū)動(dòng)器 A 接地。次級側(cè) A 通道的接地參考。 |
| VSSB | 9 | P | 次級側(cè)驅(qū)動(dòng)器 B 接地。次級側(cè) B 通道的接地參考。 |
(1) P = 電源，I = 輸入，O = 輸出