ZHCSUD0C November 2024 – June 2025 TPSM82866C
PRODMIX
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源 | ||||||
| IQ_VIN | 流入 VIN 引腳的靜態(tài)電流 | EN = 高電平，無負(fù)載，器件未開關(guān) | 4 | 10 | μA | |
| IQ_VOS | 流入 VOS 引腳的靜態(tài)電流 | EN = 高電平，空載，器件未開關(guān)，VVOS = 1.8V | 18 | μA | ||
| ISD | 關(guān)斷電流(1) | EN = 低電平，TJ = -40℃ 至 85℃ |
0.24 | 1 | μA | |
| VUVLO | 欠壓鎖定閾值 | VIN 上升 | 2.2 | 2.3 | 2.4 | V |
| VIN 下降 | 2.1 | 2.2 | 2.3 | V | ||
| TJW | 熱警告閾值 | TJ 上升 | 130 | °C | ||
| 熱警告遲滯 | TJ 下降 | 20 | °C | |||
| TJSD | 熱關(guān)斷閾值 | TJ 上升 | 150 | °C | ||
| 熱關(guān)斷遲滯 | TJ 下降 | 20 | °C | |||
| 邏輯接口 | ||||||
| VIH | EN、SCL、SDA 和 VSET/VID 上的高電平輸入閾值電壓 | 0.84 | V | |||
| VIL | EN、SCL、SDA 和 VSET/VID 上的低電平輸入閾值電壓 | 0.4 | V | |||
| ISCL,LKG | 流入 SCL 引腳的輸入漏電流 | 0.01 | 0.8 | μA | ||
| ISDA,LKG | 流入 SDA 引腳的輸入漏電流 | 0.01 | 0.1 | μA | ||
| IEN,LKG | 流入 EN 引腳的輸入漏電流 | 0.01 | 0.1 | μA | ||
| CSCL | SCL 處的寄生電容 | 1 | pF | |||
| CSDA | SDA 處的寄生電容 | 2.4 | pF | |||
| 啟動，電源正常 | ||||||
| tDelay | 啟用延遲時間 | 在 VSET/VID 和 GND 之間連接 249kΩ 電阻器的情況下，從 EN 高電平到器件開始開關(guān)的時間 | 420 | 650 | 1100 | μs |
| VPG(low) | 電源正常下限閾值 | VOUT 以 VOUT(nominal) 為基準(zhǔn) | 85 | 91 | 96 | % |
| VPG(high) | 電源正常上限閾值 | VOUT 以 VOUT(nominal) 為基準(zhǔn) | 103 | 111 | 120 | % |
| VPG,OH | 高電平輸出電壓 | Vin | V | |||
| tPG,DLY | 電源正常延遲 | 上升沿和下降沿 | 34 | μs | ||
| 輸出 | ||||||
| VOUT | 輸出電壓精度 | FPWM，空載，TJ = 0°C 至 85°C | -1 | 1 | % | |
| FPWM，空載 | -2 | 2 | % | |||
| IVOS,LKG | 流入 VOS 引腳的輸入漏電流 | EN = 低電平，禁用輸出放電，VVOS = 1.8V | 0.2 | 2.5 | μA | |
| RDIS | VOS 引腳上的輸出放電電阻 | 3.5 | ? | |||
| 負(fù)載調(diào)整率 | VOUT = 0.9V，F(xiàn)PWM | 0.04 | %/A | |||
| 電源開關(guān) | ||||||
| RDP | 壓降電阻 |
100% 模式。VIN = 3.3V，TJ = 25°C | 26 | mΩ | ||
| ILIM | 高側(cè) FET 正向電流限制 | TPSM82864xx | 5 | 5.5 | 6 | A |
| TPSM82866xx | 7 | 7.9 | 9 | A | ||
| 低側(cè) FET 正向電流限制 | TPSM82864xx | 4.5 | A | |||
| TPSM82866xx | 6.5 | A | ||||
| 低側(cè) FET 負(fù)電流限制 | -3 | A | ||||
| fSW | PWM 開關(guān)頻率 | IOUT = 1A，VOUT = 0.9V | 2.4 | MHz | ||