ZHCSUD0C November 2024 – June 2025 TPSM82866C
PRODMIX
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件選項(xiàng)
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細(xì)說(shuō)明
- 8 寄存器映射
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RCF|15
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
7.4.5 電源正常 (PG)
TPSM8286xExx 模塊版本是具有 VSET/PG 引腳（而不是 VSET/VID 引腳）的器件選項(xiàng)，如 節(jié) 4 所示。
經(jīng)過(guò)使能延遲 (tDelay) 后，器件開(kāi)始將輸出電壓與 VOUT 寄存器 1 內(nèi)配置的值進(jìn)行比較。表 7-2 顯示了 VSET/PG 引腳的邏輯電平。該引腳被驅(qū)動(dòng)至高電平，達(dá)到與輸入電壓相同的電平，用作邏輯高電平。該引腳由外部電阻器拉至 GND，用作邏輯低電平。
對(duì)于 VSET/PG 選項(xiàng)器件，請(qǐng)注意以下幾點(diǎn)：
- VSET/PG 引腳的源電流高達(dá) 1mA。
- VOUT 寄存器 2 禁用。
- 當(dāng)器件處于關(guān)斷狀態(tài)時(shí)，若 VSET/PG 引腳為高電平，由于存在流經(jīng)外部電阻器 R4 的泄漏電流，關(guān)斷電流會(huì)增加。
在正常運(yùn)行期間，VSET/PG 在信號(hào)變?yōu)楦唠娖交虻碗娖街埃哂?34μs 抗尖峰脈沖時(shí)間。請(qǐng)參閱 圖 7-3。在啟動(dòng)過(guò)程中，當(dāng)輸出電壓達(dá)到標(biāo)稱電壓后，VSET/PG 的延遲時(shí)間為 200μs。
表 7-2 VSET/PG 引腳邏輯
| 器件條件 | 邏輯狀態(tài) | ||
|---|---|---|---|
| 高電平 | 低電平 | ||
| 啟用 | 0.91 × VOUT_NOM ≤ VVOUT ≤ 1.11 × VOUT_NOM | √ | |
| VVOUT < 0.91 × VOUT_NOM 或 VVOUT > 1.11 × VOUT_NOM | √ | ||
| 關(guān)斷 | EN = 低電平 | √ | |
| 熱關(guān)斷 | TJ > TJSD | √ | |
| UVLO | 1.8V < VIN < VUVLO | √ | |
| 電源移除 | VIN < 1.8V | 未定義 | |
圖 7-3 VSET/PG 瞬態(tài)和延遲行為