| 熱指標(biāo)(1)(2) |
TPS736 傳統(tǒng)器件(3) |
單位 |
| DRB (VSON) |
DCQ (SOT-223) |
DBV (SOT-23) |
| 8 引腳 |
6 引腳 |
5 引腳 |
| RθJA |
結(jié)至環(huán)境熱阻(4) |
52.8 |
118.7 |
221.9 |
°C/W |
| RθJC(top) |
結(jié)至外殼（頂部）熱阻(5) |
60.4 |
64.9 |
74.9 |
°C/W |
| RθJB |
結(jié)到電路板熱阻(6) |
28.4 |
65.0 |
51.9 |
°C/W |
| ψJT |
結(jié)到頂部的表征參數(shù)(7) |
2.1 |
14.0 |
2.8 |
°C/W |
| ψJB |
結(jié)到電路板的表征參數(shù)(8) |
28.6 |
63.8 |
51.1 |
°C/W |
| RθJC(bot) |
結(jié)到芯片外殼（底部）熱阻(9) |
12.0 |
不適用 |
不適用 |
°C/W |
(3) DRB、DCQ 和 DBV 封裝的熱數(shù)據(jù)是根據(jù) JESD51 系列中指定的 JEDEC 標(biāo)準(zhǔn)方法進行熱仿真得出的。仿真時使用了以下假設(shè)：
(a) i. DRB：外露焊盤通過 2x2 散熱過孔陣列連接到 PCB 接地層。
ii.DCQ：外露焊盤通過 3x2 散熱過孔陣列連接到 PCB 接地層。
iii.DBV：DBV 封裝沒有外露焊盤。
(b) i. DRB：假設(shè)頂部和底部銅層的導(dǎo)熱率為銅的 20%，表示銅覆蓋率為 20%。
ii.DCQ：每個頂部和底部銅層都有一個專用圖案，可實現(xiàn) 20% 的銅覆蓋。
iii.DBV：假設(shè)頂部和底部銅層的導(dǎo)熱率為銅的 20%，表示銅覆蓋率為 20%。
(c) 這些數(shù)據(jù)生成時只有一個器件位于 JEDEC 高 K (2s2p) 電路板的中心，覆銅區(qū)為 3 英寸 × 3 英寸。要了解覆銅區(qū)對熱性能的影響，請參閱本數(shù)據(jù)表的“功率耗散”部分。
(4) 在 JESD51-2a 描述的環(huán)境中，按照 JESD51-7 的規(guī)定，在一個 JEDEC 標(biāo)準(zhǔn)高 K 電路板上進行仿真，從而獲得自然對流條件下的結(jié)至環(huán)境熱阻抗。
(5) 通過在封裝頂部模擬一個冷板測試來獲得結(jié)至芯片外殼（頂部）的熱阻。不存在特定的 JEDEC 標(biāo)準(zhǔn)測試，但可在 ANSI SEMI 標(biāo)準(zhǔn) G30-88 中找到內(nèi)容接近的說明。
(6) 結(jié)至板熱阻，可按照 JESD51-8 中的說明在使用環(huán)形冷板夾具來控制 PCB 溫度的環(huán)境中進行仿真來獲得。
(7) 結(jié)至頂部特征參數(shù) ψJT 估算器件在實際系統(tǒng)中的結(jié)溫，可通過 JESD51-2a（第 6 節(jié)和第 7 節(jié)）介紹的步驟從獲得 RθJA 的仿真數(shù)據(jù)中獲取該溫度。
(8) 結(jié)至電路板特征參數(shù) ψJB 估算器件在實際系統(tǒng)中的結(jié)溫，可通過 JESD51-2a（第 6 節(jié)和第 7 節(jié)）介紹的步驟從獲得 RθJA 的仿真數(shù)據(jù)中獲取該溫度。
(9) 通過在外露（電源）焊盤上進行冷板測試仿真來獲得結(jié)至芯片外殼（底部）熱阻。不存在特定的 JEDEC 標(biāo)準(zhǔn)測試，但可在 ANSI SEMI 標(biāo)準(zhǔn) G30-88 中找到內(nèi)容接近的說明。